ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 全ての日にちを選択 1月24日(木) 1月25日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

検索条件>>
日付: 全ての日にちを選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
メンター・グラフィックス・ジャパン(株)
1月25日(金) DM3-25-6 15:30 〜 16:15
ASICプロトタイピングにおけるフォーマル検証の適応効果
岩崎 功 氏 (テクニカルセールス部
Concept to RTLグループ
シニア・アプリケーション・エンジニア)
今日のASICプロトタイプでは大規模かつ複雑な機能を、FPGAによる実機検証にて行います。しかしながらシミュレーションで動作していたデザインが、実機では動かないといった問題が発生します。FPGAでは内部信号の観測性が制限されるため、実機での機能エラーは問題特定に多く時間を費やします。この問題を防ぐためには論理合成前の十分な機能検証と論理合成前後での等価性検証がカギとなります。
本セミナーではメンターの提供する機能検証用フォーマルツール0-InとFPGA論理合成ツールPrecision RTL Plusおよび等価性検証ツールFormalProをご紹介します。
1月25日(金) F202-25-6 15:30 〜 16:15
検証の生産性向上とツール互換性を可能にするOpen Verification Methodology (OVM)
後藤 謙治 氏 (日本ケイデンス・デザイン・システムズ社
フィールド・プラットフォーム・マーケティング部 
Incisive担当 シニア・マーケティング・マネージャ)
三橋 明城男 氏
(メンター・グラフィックス・ジャパン株式会社
ストラテジックビジネスディベロップメント部
テクニカルディレクター)
OVM - Open Verification Methodology は、ケイデンス・デザイン・システムズとメンター・グラフィックスが、両社の長年に渡る検証経験を基に共同開発した検証メソドロジで、SystemVerilog のクラス・ライブラリ、サンプル・コード、開発ガイドラインなどから構成されます。ユーザは、OVMを活用することにより、トランザクション・レベルで、カバレッジ・ドリブンな再利用可能なテストベンチの開発が可能となります。このセミナーでは、テストベンチおよび検証コンポーネント開発にOVM クラス・ライブラリをどのように使用するかをご紹介します。
1月25日(金) DM3-25-7 16:30 〜 17:15
AVMによる検証環境のモジュール化と再利用性の向上
浜谷 敏行 氏 (ベリフィケーションテクノロジー株式会社
取締役 開発部長)
ベリフィケーションテクノロジーはこれまでの検証サービスの経験から豊富な検証資産を所有しています。これらの資産を再利用することにより検証の品質と生産性を上げることができます。AVM の特徴の一つであるトランザクション・レベルの検証手法を採用し、モジュール化された検証環境を構築することによって資産の再利用性が高まり、ベリフィケーションテクノロジーの検証サービスの品質と生産性を上げることにつながります。このセッションではAVM を用いた弊社の最新検証事例についてご紹介致します。

OneSpin Solutions
1月24日(木) DM1-24-5 14:30 〜 15:15
高度に合成・最適化されたFPGA設計の等価性チェッキングについて
Dr. Stefan Hoereth (テクニカル・マーケティング・マネージャー
OneSpin Solutions株式会社)
今日のFPGA設計には、性能・消費電力・コスト目標を達成すべく大幅な最適化が必要です。当セミナーではOneSpin社の360 EC-FPGA等価性チェッカーを用い、最適化済みのFPGA設計から合成・マニュアル最適化の際のエラーを除く手法を紹介します。360 EC は、リタイミングやパイプライニングなどを含む全てのシーケンシャルな合成の最適化に対応した業界初の大規模FPGA向け等価性チェッカーです。

<<前の10件  ■ 2 3 4 5 6 7 8 9 10 11  ■ 次の10件>>