ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 全ての日にちを選択 1月24日(木) 1月25日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

検索条件>>
日付: 全ての日にちを選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
CyberTec(株)
1月25日(金) E204-25-2 11:30 〜 12:15
「アサーション書いたら先ずはフォーマル!」

野々下 博氏 (技術部)
実用の進む「アサーションベース検証」。より検証効果を追求するには、その適用順序がとても重要です。当セミナーでは、アサーションとフォーマルを組み合わせた効果的な検証手法をご紹介致します。

サガンテック・ノース・アメリカ・インク
1月24日(木) DM1-24-6 15:30 〜 16:15
Accelerating advanced process deployment
Seminar presented with success stories from leading foundries

冨田 直人氏 (日本支店 支店長)
Sagantec will present how its layout migration and optimization technology addresses the key hurdles in the deployment of new process technology. Sagantec enables early process and design co-development, efficient layout reuse, fast migration of library, IP, memory and full chip. Sagantec addresses automatically complex design rules as well as optimization of DFM / recommended rules. This seminar will include flows and success stories for library, memories, IP and full-chip at advanced process node.
1月25日(金) CM3-25-5 14:30 〜 15:15
A complete DFM solution: Detection, Analysis and Correction of litho hotspots
Seminar presented in collaboration with Mentor Graphics

岩崎 功氏 (日本支店 シニア・アプリケーション・エンジニア)
Sagantec will present a complete integrated flow using accurate calibrated models of Calibre-LFD to analyze design data and find litho hotspots, and Sagantec's DFM-Fix to analyze the hotspots and fix them. The correction and optimization respects design rules, multiple layer relationships and maintains hierarchy and symmetry. This seminar will include flows and success stories in memory designs and complete SoCs.

シーケンスデザイン(株)
1月24日(木) CM3-24-7 16:30 〜 17:15
シーケンスデザインが提供する、RTL設計時の低消費電力化ソリューション
鳴海 隆氏 (アプリケーションエンジニア)
シーケンスデザインが提供する、RTL設計時の低消費電力化ソリューションをご紹介いたします。PowerTheaterを使用してのRTL時における消費電力解析、および消費電力削減診断、そして、今回初めてご紹介いたします、現在開発中の低消費電力化されたRTLを出力する新製品についてご紹介いたします。
1月25日(金) CM3-25-7 16:30 〜 17:15
シーケンスデザインが提供する、RTL設計時の低消費電力化ソリューション
鳴海 隆氏 (アプリケーションエンジニア)
シーケンスデザインが提供する、RTL設計時の低消費電力化ソリューションをご紹介いたします。PowerTheaterを使用してのRTL時における消費電力解析、および消費電力削減診断、そして、今回初めてご紹介いたします、現在開発中の低消費電力化されたRTLを出力する新製品についてご紹介いたします。

(株)ジーダット
1月24日(木) DM1-24-3 12:30 〜 13:15
FishTail社が提供する設計TAT:1/3の提案
Ajay Daga氏 (CEO, FishTail Design Automation, Inc.)
In this seminar we will present and demonstrate the industry’s leading solution for the generation and verification of design
constraints. We will show why the FishTail
products offer unparalleled ease of use – users do not have to learn any tool commands and results are presented in intuitive HTML reports that are linked to input design data. We will discuss how FishTail products scale to handle complex SOC designs whose sizes exceed ten million gates.
1月24日(木) DM4-24-7 16:30 〜 17:15
Next-generation Cell Library Characterization Tool
You-Pang Wei氏 (Predident, Legend Design Technology, Inc.)
Conventional tool may produce an 'easy-to-break' cell library model, because it only examines pins' function, not internal 'signal integrity' failures.
Legend's CharFlo-Cell! is a next-generation cell library characterization tool, using patented Multi-Goals BiSection method. The setup and hold time characterized will ensure no glitch and metastability inside the cell.
CharFlo-Cell! can also diagnose any given .Lib model, and report the modeling problems.
1月25日(金) DM4-25-1 10:30 〜 11:15
Enforcing Recommended Rules to Improve Yield
Ravi Ravikumar氏 (Marketing Director, Takumi Technology Corporation)
At geometries below 90nm, foundries add numerous recommended rules to compensate for potential yield issues from many factors including, materials used, process and optical parameter variations. A layout designer's challenge is: when to conform to recommended rules and when not to. Takumi provides the only solution that enables designers to automate the process of enforcing any number of recommended rules for a layout.
1月25日(金) DM4-25-7 16:30 〜 17:15

()

Silterra Malaysia SDN BHD
1月24日(木) DM3-24-6 15:30 〜 16:15
Foundry Partnership for Success
Pankaj Gadani (Asia Sales, Sr. Director)
Silterra is a leading semiconductor wafer foundry providing total solution-Design services and foundry compatible 90nm to 0.18um CMOS technologies for Logic, Mixed Signal and RF Markets. We are the leader in providing foundry services for High Voltage technology for small and Large Panel driver IC.
Silterra Partners with KeyAsic to provide front and backend design services, silicon proven IP and ASIC model to our customers whereby they can provide total turn key solution. We are committed to deliver world class semiconductor manufacturing services solutions for quick, cost effective and high volume requirements.

Learn how Silterra and Key Asics help grow your business.
For more information, visit us at booth 215 or www.silterra.com

<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>