ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 全ての日にちを選択 1月24日(木) 1月25日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

検索条件>>
日付: 全ての日にちを選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
(株)シルバコ・ジャパン
1月24日(木) DM4-24-4 13:30 〜 14:15
HiSIM-LDMOSとUTMOST IV
飯野 由久氏 (技術部 シニア・エンジニア)
LCDドライバ、電源LSIにはLDMOS、XDMOS技術が多用されています。シルバコは1998年、LEVEL88高耐圧SPICEモデルを開発、広く利用されています。2007年には広島大学、STARC開発によるHiSIM-LDMOSを導入しました。本セミナーでは、LEVEL88では表せなかった高耐圧デバイスの特徴(疑似飽和、変則的容量など)がHiSIM-LDMOSで表現されることを示します。また、従来手法(LM法)では困難なHiSIM-LDMOSモデル抽出をUTMOST IVで紹介します。
1月24日(木) DM4-24-5 14:30 〜 15:15
SmartSpice/Expert向け無制限ライセンスの導入
- 新ライセンスによるボトルネックの解消と、マルチスレッド処理によるパフォーマンスの向上

Dr. Ivan Pesic (代表取締役社長)
ライセンス数の悩みは回路シミュレーションとレイアウト・ツールのユーザにつきものです。シルバコは、SmartSpice回路シミュレータとExpertレイアウト・エディタで、年間固定料金・無制限に使用可能なライセンス体系を提供します。SmartSpiceは、マルチベンダ・ソリューション(小規模回路はHSPICE、Spectre、PSpice、Eldo等、大規模回路はHSIM、NanoSim、UltraSim等)のボトルネックをシングル・ベンダで解消します。
1月25日(金) DM6-25-4 13:30 〜 14:15
HiSIMとModelLibテクノロジ
- TATの大幅な短縮と、HiSIM-CMOS、HiSIM-LDMOSモデルのインプリメンテーションから、パラメータ抽出、回路シミュレーションまで

Dr. Dondee Navarro (技術部 シニア開発エンジニア)
飯野 由久氏
(技術部 シニア・エンジニア)
広島大学とSTARCが開発した最先端のSPICEモデルであるHiSIM-CMOSとHiSIM-LDMOSの、シルバコのModelLibにおける活用について説明します。ModelLibとは、SmartSpice(回路シミュレーション)やUTMOST IV(パラメータ抽出)にダイナミック・リンク可能なモデル・ライブラリであり、最新のモデルへのアップデートを、3日間という短期間で可能にします(一般には2〜6ヶ月)。同時に、スムーズなカスタム・モデル開発環境を提供します。
1月25日(金) E205-25-5 14:30 〜 15:15
アナログ/ミックスド・シグナル/RFデザイン・フロー
- PDKベースのシングル・ベンダ・ソリューション

山本 順彦 氏 (技術部 シニア・アプリケーション・エンジニア)
桑垣 武司 氏
(技術部 シニア・アプリケーション・エンジニア)
シルバコは、アナログ/ミックスド・シグナル/RF IC設計に必要なすべての製品をシングル・ベンダで提供します。新しいゴールド・スタンダードの回路シミュレータであるSmartSpice、ネットリスト/ルール・ドリブン・レイアウトを実現するExpert、ナノプロセス対応のDRC/LVS検証を行うGuardianなど、フロントエンドからバックエンドにいたる製品を、トークン・ベース・ライセンスによる高い費用対効果のもとで利用できます。
1月25日(金) DM4-25-6 15:30 〜 16:15
PDK(プロセス・デザイン・キット)リーダーシップ
- シルバコが開発・提供する高品質PDK

Koichi Okashita 氏 (PDK Development Director/Simucad Design Automation, Inc.)
堀 奈緒友 氏
(技術部 シニア・アプリケーション・エンジニア)
Simucad社のPDKは今、その高品質と使いやすさから、世界中の主要ファウンドリやデザイン・ハウスで急速に採用が広がっています。本セミナーでは、この高品質で使いやすいPDKを、非常に短期間で作成するSimucad社のユニークなPDK開発システムについて、開発実績と合わせて説明します。また、PDKがいかにシンプルで使いやすいかについて、設計フローに従って説明します。最後に日本国内のPDK提供実績を紹介します。

(株)図研/NECシステムテクノロジー(株)
1月25日(金) DM4-25-4 13:30 〜 14:15
世界初!浮動小数点変数の固定小数点化高速自動変換ツール『FP-Fixer』のご紹介
嶋崎 等氏 (株式会社礎デザインオートメーション
代表取締役社長)
従来、C言語の浮動小数点変数の固定小数点化は固定小数点シミュレーションライブラリを用いた手作業による変換が一般的でした。この手法では膨大な作業工数が要求され、また高品質なビット精度を得るには熟練した経験が必要です。
FP-Fixerは独自の超高速シミュレーションと合成技術を一つのツールに統合することで世界初の完全自動変換を実現し、500倍以上もの工数削減と高品質のビット精度の出力を可能としました。本セミナーではSystemCへの対応を含めたこの製品の特徴や実力をご紹介します。
1月25日(金) DM1-25-5 14:30 〜 15:15
『RioMagic』を利用したチップとパッケージの連携設計環境のご紹介
大坪 祐司氏 (株式会社 図研
術本部 ELセクション S&Pグループ・グループリーダー)
昨今、チップとパッケージを連携させた設計の議論が盛んですが、その背景には従来のスプレッドシートによるチップI/Oとパッケージピンアサイン割り当てを行う設計方法及び情報伝達方法が、信号数の増加や早期電気的検証の重要度の増加やSiP/PoP等の出現によるパッケージの複雑化などの要因により、限界に来ていることが上げられます。
本セッションでは、統合データベースを採用し、各種最適化エンジンを搭載した『RioMagic』によるチップとパッケージの革新的な連携設計環境についてご紹介いたします。
1月25日(金) E205-25-6 15:30 〜 16:15
ここまでできる!動作合成ツール『CyberWorkBench』最新版の実力
小島 智氏 / 野坂 啓介氏 (NECシステムテクノロジー(株)CWB事業推進室
 テクニカルマーケティングディレクター
(株)図研 SoC事業部 イノベーション営業部
 チーフエンジニア )
システムLSI全体のC言語設計をコンセプトに開発されたCyberWorkBench(CWB)は、データ処理系、制御系の両モジュールに対応する動作合成機能を提供しています。最新版では、ご好評をいただいているハードウェアエンジニア向け機能の拡充に加え、ソフトウェアエンジニア向け機能も拡張します。
本セッションでは、ESL設計環境の現状とその見通しを概観した上で、最新版の動作合成機能、さらにプロパティチェッカ、C-RTL等価性プルーバをご紹介し、質の深さと、カバー範囲の両面から「ここまでできる!」をご説明します。

(株)スピナカー・システムズ
1月24日(木) DM2-24-2 11:30 〜 12:15
SystemC/ANSI-C対応動作合成ツールDesignPrototyperとCo-Emulation system iPROVEでつくるFPGA評価環境
長部 均 (設計コンサルタント/(有)テクノレポ)
スピナカー・システムズ ASSP Platform向けに開発したUSBlink(USBディバイス ⇔ FPGAローカルバスブリッジ)を題材に,制御系アプリケーションへの動作合成ツールの適用事例をご紹介いたします。
また, Co-Emulation system iPROVEとオープンソースのツール次世代C++標準ライブラリBoost,Verilator(Verilog HDL→C++/SystemCトランスレータ)等を組み合わせたブロックレベルおよび全体レベルの効率的なCベース設計の検証フローについてもデモをまじえてご紹介いたします。
1月25日(金) DM2-25-1 10:30 〜 11:15
SystemC/ANSI-C対応動作合成ツールDesignPrototyperとCo-Emulation system iPROVEでつくるFPGA評価環境

長部 均 (設計コンサルタント/(有)テクノレポ)
スピナカー・システムズ ASSP Platform向けに開発したUSBlink(USBディバイス ⇔ FPGAローカルバスブリッジ)を題材に,制御系アプリケーションへの動作合成ツールの適用事例をご紹介いたします。
また, Co-Emulation system iPROVEとオープンソースのツール次世代C++標準ライブラリBoost,Verilator(Verilog HDL→C++/SystemCトランスレータ)等を組み合わせたブロックレベルおよび全体レベルの効率的なCベース設計の検証フローについてもデモをまじえてご紹介いたします。

<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>