ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 全ての日にちを選択 1月24日(木) 1月25日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

検索条件>>
日付: 全ての日にちを選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
(有)ソネット技研
1月25日(金) CM3-25-4 13:30 〜 14:15
EMC問題への電磁界シミューレータの利用
石飛 徳昌氏 (代表取締役)
EMC問題の対策に電磁界シミュレータを利用する方法論を解説する。
最初に詳細な構造全体を電磁界解析することの時間、計算コストと問題解決の可能性のバランスについて論じる。
その上で、EMC問題を引き起こすいくつかの要因を紹介し、それぞれを実証する電磁界解析モデルとその結果を紹介する。
上記二つのEMC問題へのアプローチを比較し、レイアウト設計前の段階でEMC問題の個々の要因を把握することの重要性を説く。

ダイキン工業(株)
1月24日(木) E204-24-6 15:30 〜 16:15
開発プロセスとナレッジの見える化による業務改善事例のご紹介
東風 晴雄 (電子システム事業部 第一部 マーケティング担当課長)
SpaceFinderは、開発設計プロセスのナレッジ共有とQCD改善を支援するソフトウェア・ソリューションです。今回のセミナーでは、製品開発の高度化、短納期化により増大する品質リスクを極小化するためにSpaceFinderを採用し、設計効率化10%とクレームコスト8%削減、開発進捗の見える化により開発力を15%アップなどQCD改善を目指されているユーザ様事例のいくつかをご紹介いたします。
1月25日(金) DM6-25-6 15:30 〜 16:15
開発プロセスとナレッジの見える化による業務改善事例のご紹介
東風 晴雄 (電子システム事業部 第一部 マーケティング担当課長)
SpaceFinderは、開発設計プロセスのナレッジ共有とQCD改善を支援するソフトウェア・ソリューションです。今回のセミナーでは、製品開発の高度化、短納期化により増大する品質リスクを極小化するためにSpaceFinderを採用し、設計効率化10%とクレームコスト8%削減、開発進捗の見える化により開発力を15%アップなどQCD改善を目指されているユーザ様事例のいくつかをご紹介いたします。

タナーリサーチジャパン(株)
1月24日(木) DM2-24-3 12:30 〜 13:15
高性能アナログ/ミックスシグナルIC設計ツール HiPer Silicon の紹介
(日本語でのプレゼンテーションです。)

工学博士 イスピル ラーグプ 氏 (技術部
テクニカルマネージャ)
高性能アナログ/ミックスシグナルICを早期に市場投入するためには、大手の設計ツールしかないと考える方が多いですが、高額なのでなかなか手が出ません。
タナーリサーチは、長年マーケットの厳しい要求に鍛えられ、回路設計からレイアウト設計、検証まで他社製品と互換性が非常に優れたトータルソリューションHiPer Siliconを低いTCO(総所有コスト)で提供しています。
1月25日(金) DM1-25-4 13:30 〜 14:15
高性能アナログ/ミックスシグナルIC設計ツール HiPer Silicon の紹介
(日本語でのプレゼンテーションです。)

工学博士 イスピル ラーグプ 氏 (技術部
テクニカルマネージャ)
高性能アナログ/ミックスシグナルICを早期に市場投入するためには、大手の設計ツールしかないと考える方が多いですが、高額なのでなかなか手が出ません。
タナーリサーチは、長年マーケットの厳しい要求に鍛えられ、回路設計からレイアウト設計、検証まで他社製品と互換性が非常に優れたトータルソリューションHiPer Siliconを低いTCO(総所有コスト)で提供しています。

DASSAULT SYSTEMES (ENOVIA)
1月24日(木) DM3-24-3 12:30 〜 13:15
Design Data Management for Integrated Circuit Development
Peter Haynes (Manager, Product Marketing)
Today, the design of complex Integrated Circuits (IC) requires the collaboration of multiple designers, and often multiple design teams. This presentation will describe how ENOVIA Synchronicity DesignSync is optimized to meet the unique challenges present in an IC design environment, and across an organization, and why it is the industry leading DDM system for IC development.
1月24日(木) DM2-24-7 16:30 〜 17:15
Design Data Management for Integrated Circuit Development
Peter Haynes (Manager, Product Marketing)
Today, the design of complex Integrated Circuits (IC) requires the collaboration of multiple designers, and often multiple design teams. This presentation will describe how ENOVIA Synchronicity DesignSync is optimized to meet the unique challenges present in an IC design environment, and across an organization, and why it is the industry leading DDM system for IC development.

Chipworks Inc.
1月24日(木) DM3-24-4 13:30 〜 14:15
The State of the Art in Circuit Reverse Engineering
Gary Tomkins (VP Technical Intelligence)
Chipworks, the leader in semiconductor Reverse Engineering, will review the
process of reverse engineering of advanced circuits. From acquiring the latest devices, de-potting, de-layering, imaging, extraction and schematic organization of the latest and most innovative devices. We will demonstrate the systems and techniques used to extract, organize and verify the results, highlighting the benefits to designers.

デナリソフトウエア(株)
1月24日(木) DM1-24-4 13:30 〜 14:15
『コンシューマ機器向けFlashプラットフォームによる設計容易化』
植田 隆 (シニアCAEマネージャ)
最先端のコンシューマ・エレクトロニクス機器設計を
実現するDenaliのFlash Platform Solutionについて解説いたします。

Denaliは、設計の加速と品質向上を実現するために、
Flashメモリコントローラ、ミドルウエア、およびPCI Expressインタフェースを統合したプラットフォームとしてお客様にご提供いたします。
本セミナーでは、Flashプラットフォームを構成するIP、ソフトウエアの優れた機能とプラットフォームの特長、検証環境について解説いたします。
1月25日(金) CM3-25-2 11:30 〜 12:15
『ツールに依存しない検証IPで検証容易化を実現!〜SystemVerilog〜』
松田 勇 (技術マネージャ)
複雑大規模化するデザインの検証現場では、いかに短期間で効率的に検証を行うかが課題であり、検証メソドロジの確立が重要な要素としてあげられています。そのなかでも、SystemVerilogは、EDA各社から標準検証言語として推奨され、シミュレータと各社シミュレータに対応したクラス・ライブラリが提供されています。

本セミナーでは、ツールに依存しないDenaliの検証IP「PureSpec/MMAV」の特長と適用例、さらに、SystemVerilog環境でDenaliの検証IPを使いこなす
ためのテスト記述例、詳細について、DDR3、PCI Expressを例にとり解説いたします。

<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>