ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 全ての日にちを選択 1月24日(木) 1月25日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

検索条件>>
日付: 全ての日にちを選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
日本ケイデンス・デザイン・システムズ社
1月25日(金) E204-25-6 15:30 〜 16:15
WYDIWYG(what you design is what you get)実現の為に! -ケイデンスDFMソリューション-
横山 和男氏 (マーケティング本部 
フィールド プラットフォーム マーケティング部 
DFM担当 ディレクター
65nm以降のデバイスでは設計レイアウトに依存するシステマティックなばらつきが、パーティクルなどで発生するランダムなばらつきよりも問題になってきました。 ところが実際には、設計通りのレイアウトがウェハ上では再現できません。「what you design is what you get」を実現する為、設計時に有効なDFM手法を取り入れなければなりません。WYDIWYGを実現するケイデンスのDFMソリューション、フローをご紹介します。
1月25日(金) F202-25-6 15:30 〜 16:15
検証の生産性向上とツール互換性を可能にするOpen Verification Methodology (OVM)
後藤 謙治 氏 ((日本ケイデンス・デザイン・システムズ社
フィールド・プラットフォーム・マーケティング部 
Incisive担当 シニア・マーケティング・マネージャ)
三橋 明城男 氏
(メンター・グラフィックス・ジャパン株式会社
ストラテジックビジネスディベロップメント部
テクニカルディレクター))
OVM - Open Verification Methodology は、ケイデンス・デザイン・システムズとメンター・グラフィックスが、両社の長年に渡る検証経験を基に共同開発した検証メソドロジで、 SystemVerilog のクラス・ライブラリ、サンプル・コード、開発ガイドラインなどから構成されます。ユーザは、OVMを活用することにより、トランザクション・レベルで、カバレッジ・ドリブンな再利用可能なテストベンチの開発が可能となります。このセミナーでは、テストベンチおよび検証コンポーネント開発にOVM クラス・ライブラリをどのように使用するかをご紹介します。

日本ノーベル(株)
1月25日(金) CM3-25-1 10:30 〜 11:15
CoSy: 組み込みシステム用最適化コンパイラの生成システム
マルコ・ルーザント氏 (マーケティング・セールス担当副社長)
大規模化する組み込みシステムの最適なプロセッサアーキテクチャーを実現するには、コンパイラの用意が必須である。 様々なアーキテクチャーの検討に際してはコンパイラのリターゲットを迅速に行う必要があるが、CoSyシステムを使用する事により可能となる。 CoSyシステムを使用してドライストーンベンチマークが実行出来るコンパイラを数日で開発した実績がある。 また、アーキテクチャー検討用に開発・使用されたコンパイラはチューニングを施し、製品向けの高性能、高品質なコンパイラとして早期に仕上げる事が可能である。


(株)半導体理工学研究センター
1月24日(木) F202-24-4 13:30 〜 14:15
「世界に挑戦する”STARCの最新設計技術と標準化技術”」(1)
 古井 芳春 (企画部 部長代理)
 西口 信行 (執行役員開発第1部長)
【STARCの標準化技術】
  ・HiSIMモデルの国際標準化
  ・IP機能検証ガイド
【STARCの最新設計技術】
 ●STARCAD-CEL (プロセスフレンドリー設計)
  ・設計生産性向上を実現する,
    (1)超低消費電力LSI設計環境
    (2)DFM設計技術
    (3)SSTA設計技術
1月24日(木) F202-24-5 14:30 〜 15:15
「世界に挑戦する”STARCの最新設計技術と標準化技術”」(2)
 武井 勉 (開発第2部 高位設計開発室 チームリーダー)
 相京 隆 (開発第2部 テスト&故障解析開発室 室長)
 坪井 邦彦 (開発第2部 Mixed Signal開発室 室長)
【STARCの最新設計技術】 
 ●STARCAD-SLD (システムレベル設計)
  ・ベンダーフリーのTLモデリングガイド
  ・高効率システムレベル設計を実現するTL設計環境
 ●STARCAD-Clouseau (テスト&故障解析)
  ・低電力設計でのテストの問題解決
  ・ベンダーフリーのテストデータインターフェース
  ・世界をリードするSTIL推進活動
 ●Mixed Signal設計
  ・次世代に求められるアナログIP設計技術

Handshake Solutions
1月24日(木) CM3-24-2 11:30 〜 12:15
超低消費電力を実現する非同期設計法/Clockless Solutions for ultra low-power circuits

Hiroo Nishikawa 西河洋雄 (IBM Service Company, Japan (日本アイビーエムサービス株式会社)
EDAコンサルティング AEグループマネージャー )
クロックレス(非同期)回路は、組み込みプロセッサーやワイヤレスモデムのような信号処理回路において、消費電力・電流ピーク・妨害輻射を著しく低減できることが実証されている。例えばARM社の非同期型ARM996HSは、類似の同期型であるARM968E-Sに比べてエネルギー効率が3倍である。モデムや誤り訂正などパイプライン構造を持った回路では、動作が時間的に分散されるため電流ピークや電磁輻射が(典型的には少なくとも4分の1に)低減されるという利点もあり、ミックストシグナルに有利である。

現在、電子(生体認証)パスポート、自動車内ネットワーク、MEMSセンサー、それにノキア社製6131のようなNFC(Near Field Communication)電話機などに非同期回路を適用した例を見ることが出来る。これらはすべてHandshake SolutionsのTimeless Design Environment (TiDE)を使って設計されている。TiDEは既存のEDAツールと協調補完しながら、スタンダードセルライブラリーを使い、DFT(full scan)まで含めた非同期回路設計をサポートするツールである。

本講演では非同期回路の特長からTiDEの詳細までを解説する。
1月24日(木) CM3-24-3 12:30 〜 13:15
超低消費電力を実現する非同期設計法/Clockless Solutions for ultra low-power circuits

Hiroo Nishikawa 西河洋雄 (IBM Service Company, Japan (日本アイビーエムサービス株式会社)
EDAコンサルティング AEグループマネージャー )
クロックレス(非同期)回路は、組み込みプロセッサーやワイヤレスモデムのような信号処理回路において、消費電力・電流ピーク・妨害輻射を著しく低減できることが実証されている。例えばARM社の非同期型ARM996HSは、類似の同期型であるARM968E-Sに比べてエネルギー効率が3倍である。モデムや誤り訂正などパイプライン構造を持った回路では、動作が時間的に分散されるため電流ピークや電磁輻射が(典型的には少なくとも4分の1に)低減されるという利点もあり、ミックストシグナルに有利である。

現在、電子(生体認証)パスポート、自動車内ネットワーク、MEMSセンサー、それにノキア社製6131のようなNFC(Near Field Communication)電話機などに非同期回路を適用した例を見ることが出来る。これらはすべてHandshake SolutionsのTimeless Design Environment (TiDE)を使って設計されている。TiDEは既存のEDAツールと協調補完しながら、スタンダードセルライブラリーを使い、DFT(full scan)まで含めた非同期回路設計をサポートするツールである。

本講演では非同期回路の特長からTiDEの詳細までを解説する。
1月25日(金) E204-25-1 10:30 〜 11:15
超低消費電力を実現する非同期設計法/Clockless Solutions for ultra low-power circuits

Hiroo Nishikawa 西河洋雄 (IBM Service Company, Japan (日本アイビーエムサービス株式会社)
EDAコンサルティング AEグループマネージャー )
クロックレス(非同期)回路は、組み込みプロセッサーやワイヤレスモデムのような信号処理回路において、消費電力・電流ピーク・妨害輻射を著しく低減できることが実証されている。例えばARM社の非同期型ARM996HSは、類似の同期型であるARM968E-Sに比べてエネルギー効率が3倍である。モデムや誤り訂正などパイプライン構造を持った回路では、動作が時間的に分散されるため電流ピークや電磁輻射が(典型的には少なくとも4分の1に)低減されるという利点もあり、ミックストシグナルに有利である。

現在、電子(生体認証)パスポート、自動車内ネットワーク、MEMSセンサー、それにノキア社製6131のようなNFC(Near Field Communication)電話機などに非同期回路を適用した例を見ることが出来る。これらはすべてHandshake SolutionsのTimeless Design Environment (TiDE)を使って設計されている。TiDEは既存のEDAツールと協調補完しながら、スタンダードセルライブラリーを使い、DFT(full scan)まで含めた非同期回路設計をサポートするツールである。

本講演では非同期回路の特長からTiDEの詳細までを解説する。
1月25日(金) E204-25-7 16:30 〜 17:15
超低消費電力を実現する非同期設計法/Clockless Solutions for ultra low-power circuits

Hiroo Nishikawa 西河洋雄 (IBM Service Company, Japan (日本アイビーエムサービス株式会社)
EDAコンサルティング AEグループマネージャー )
クロックレス(非同期)回路は、組み込みプロセッサーやワイヤレスモデムのような信号処理回路において、消費電力・電流ピーク・妨害輻射を著しく低減できることが実証されている。例えばARM社の非同期型ARM996HSは、類似の同期型であるARM968E-Sに比べてエネルギー効率が3倍である。モデムや誤り訂正などパイプライン構造を持った回路では、動作が時間的に分散されるため電流ピークや電磁輻射が(典型的には少なくとも4分の1に)低減されるという利点もあり、ミックストシグナルに有利である。

現在、電子(生体認証)パスポート、自動車内ネットワーク、MEMSセンサー、それにノキア社製6131のようなNFC(Near Field Communication)電話機などに非同期回路を適用した例を見ることが出来る。これらはすべてHandshake SolutionsのTimeless Design Environment (TiDE)を使って設計されている。TiDEは既存のEDAツールと協調補完しながら、スタンダードセルライブラリーを使い、DFT(full scan)まで含めた非同期回路設計をサポートするツールである。

本講演では非同期回路の特長からTiDEの詳細までを解説する。

BERKELEY DESIGN AUTOMATION, INC.
1月24日(木) CM3-24-6 15:30 〜 16:15
次世代アナログ/RF検証技術
Ravi Subramanian, Ph.D. (President & CEO)
Berkeley Design Automation の検証技術はコンシューマ、通信、ネットワーク、コンピュータを含む幅広いアプリケーションにおけるアナログ、RF、ミックスシグナル回路の検証を大きく変革しています。このセミナーでは、この Precision Circuit Analysis 技術について、社長兼 CEO のラビ スブラマニアンが解説します。

<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>