ホーム » NEWS

IP(Intellectual Property)フリーマーケットin EDSFair

◆IP(Intellectual Property)フリーマーケットin EDSFair◆
〜あなたのIP(Intellectual Property)の市場価値は!?
会期:2008年1月24日(木)〜25日(金) 会場:パシフィコ横浜

第15回FPGAコンファレンスでは、『IP(Intellectual Property)フリーマーケット』を開催し、IPベンダーやベンチャーが開発した商用IP、大学や研究室にころがっているIP(掘り出しものIP)などあらゆる設計者が開発したIPに対して、約1万名強(EDSFair2007実績)の来場者へのPRとその価値を見極める場を無料にて提供します。是非自分達が開発したIPをPRしてみませんか。

申込書ダウンロード


■発表対象
  • 開発したIP・組み込みソフトを是非宣伝したい一般/ベンチャー企業の方!
  • 研究成果のアピールや研究費集めをしたい大学の研究室の方!
  • 自作のIP・組み込みソフトで副収入を稼ぎたい(今後ベンチャーを起したい?)大学生/大学院生!
■投稿事例
(IP編)
  • マイクロプロセッサ、マイクロコントローラなどのプロセッサ類、H.264、MPEGをはじめとする画像処理関連、MAC、PHYなどの通信関係、FIRフィルター、DCT、FFTなどの信号処理マクロ、浮動小数点の四則演算マクロ、BCH、リードソロモン、ビタビなど誤り訂正マクロ、SinX、COSX、ArctanXなど三角関数の近似など…何でも歓迎!!!
  • FPGAに搭載されたCPUコアを用いたF/W・アプリケーションソフト
(設計支援・組み込みソフト編)
  • 市販の文書作成ツールを用いた、簡易タイミングチャート作成ツール
  • 簡易ゲート規模見積もり計算ツール
  • オリジナルの設計支援ツール(シミュレータ、論理合成、回路入力、設計書作成支援など)
  • 組み込みソフトの簡易デバッガや簡易OSなど組み込みの関する設計支援ツール
■発表形式(展示、発表は無料)
  • 第15回FPGA/PLD Design Conference会場にて、プロジェクターを使ったプレゼンテーション(各団体3〜5分:必須事項)
  • EDSFair2008の会場内にポスター展示(希望者のみ:新聞紙見開き1枚程度:会場内で事務局より指定された日時)

※発表するIP、設計支援ツールの概要は、EDSFair2008公式Web Siteに無料掲載(希望者のみ)

■発表申し込み方法

以下の要領に従い、電子メールまたはFAXにて発表申込書を送付してください。発表申込書をいただいた後に、まずはカタログ概要の提出をしていただきます。原則として、その要件を満たしているものは出来る限り発表の場を提供しますが、発表申し込み多数の場合は、プログラム委員会にて厳正に審査を行い、発表決定通知を送付します。発表決定通知受領後、発表者は最終原稿(配布資料掲載用/当日プレゼンテーション用)を送付していただきます。また、発表までの日程は以下のようになっています。

発表申込書の送付期限 2007年10月5日(金)
審査用カタログ概要の送付期限 2007年10月26日(金)
採録通知送付予定 2007年11月9日(金)
配布資料(カタログ概要更新版)送付期限 2008年1月5日(金)
発表(プレゼンテーション)データ送付期限 2008年1月18日(金)
発表(プレゼンテーション) 2008年1月24日(木)または25日(金)
3〜5分前後を予定

※発表日時については、事務局より指定いたします。

■参加申込書作成要領
【参加申込書(IP関連)】
  1. 投稿するIP名
  2. 分野(例えば画像・通信・インターフェースなど)
  3. 開発者(共同開発者を含む)、所属
  4. 500文字程度の概要(機能面から見た概要)
  5. FPGA/PLDなどでの動作確認の有無、およびその性能
     例)Xilinx社 VirtexTM-4
     最高動作周波数: 200 MHz
     ロジック規模: 5,000 Slice など
  6. 300文字程度のPR文(本IPの売込み文句)
  7. キーワード3個以内
  8. 連絡先(住所,氏名,電話番号、FAX番号、電子メールアドレス)を記載した発表申込書を作成し、電子メールまたはFAXにて発表申し込み先までお送りください。
【参加申込書式(設計支援ツール関連)】
  1. 投稿する設計支援ツール名
  2. 分野(例えばシミュレータ、論理合成、回路入力、設計書作成支援など)
  3. 開発者(協同開発者を含む)、所属
  4. 500文字程度の概要(機能面から見た概要)
  5. 設計支援ツールが動作する環境(推奨マシン環境)
    例)PC OS: Windows® 2000 以上
    CPU: Pentium® III 800 MHz 以上
    メモリ: 256 MByte 以上 など
  6. 300文字程度のPR文(本設計支援ツールの売込み文句)
  7. キーワード3個以内

連絡先(住所,氏名,電話番号、FAX番号、電子メールアドレス)を記載した発表申込書を作成し、電子メールにて発表申し込み先までお送りください。なお、発表申込み様式(テンプレート)が必要な方は下記の問い合わせ先にご請求ください。

■カタログ概要作成要領
【カタログ概要書式(IP関連)】
  1. 投稿するIP名
  2. 分野(例えば画像・通信・インターフェースなど)
  3. 開発者(共同開発者を含む)、所属
  4. IPの機能説明(規格類の準拠などの情報を含む)
  5. IPのブロック図(機能が理解できる程度のもの)
  6. 外部インターフェースの規定(入出力、タイミングチャート、インターフェース条件(電気的特性など))
  7. IP提供の形式(C言語、HDL、コンパイル後のオブジェクトなど)
  8. FPGA/PLDでの動作実績の有無、およびその性能
    例) ALTERA社 Cyclone® II
    最高動作周波数: 150 MHz
    ロジック規模: 10,000 LE  など
  9. PRしたい内容
  10. 無償公開/有償公開(有償の場合は自分の希望価格の提示)
  11. 連絡先(住所,氏名,電話番号、FAX番号、電子メールアドレス)を題目と図表を含めて必ずA4版2枚以内にまとめて記載してください。原則、上記用件を満たしているものは出来る限り発表の場を提供しますが、申し込み多数の場合は、上記の発表用件を満たしているか確認するため、期日までにカタログ概要をPDF形式で提出をお願いします。PDF形式を作成することが難しい場合は別途問い合わせ先までご相談ください。
【カタログ概要書式(設計支援ツール関連)】
  1. 投稿する設計支援ツール名
  2. 分野(例えばシミュレータ、論理合成、回路入力、設計書作成支援など)
  3. 開発者(協同開発者を含む)、所属
  4. 設計支援ツールの機能説明(規格類の準拠などの情報を含む)
  5. 設計支援ツールのシステム構成図(投稿設計支援ツール自身のシステム構成と市販またはオリジナル設計支援ツールのデータ受け渡しのイメージが示されているもの)
  6. 設計支援ツールの操作性(GUI画面 または バッチ処理の場合はその実行画面の一部)
  7. 設計支援ツールの提供の形式(オブジェクト、ソース(C/C++言語、スクリプト)など)
  8. 設計支援ツールが動作する環境(推奨マシン環境)
    例) PC OS: Windows® XP 以上
    CPU: Pentium® 4 1GHz 以上
    メモリ: 512 MByte 以上 など
  9. PRしたい内容
  10. 無償公開/有償公開(有償の場合は自分の希望価格の提示)
  11. 連絡先(住所,氏名,電話番号、FAX番号、電子メールアドレス)を題目と図表を含めて必ずA4版2枚以内にまとめて記載してください。原則、上記用件を満たしているものは出来る限り発表の場を提供しますが、申し込み多数の場合は、上記の発表用件を満たしているか確認するため、期日までにカタログ概要をPDF形式で提出をお願いします。PDF形式を作成することが難しい場合は別途問い合わせ先までご相談ください。
■プレゼンテーション用最終原稿

発表採用後に配布資料に掲載する原稿として「最終原稿」を提出ください。発表者選定段階で提出していただいた「カタログ概要」を再度、修正/ブラシュアップして再提出してください。また、当日プレゼンテーション用データ原稿はPPT(パワーポイントデータ)にて別途ご提出頂きます。

■投稿上の注意点
  • 今回の企画は、あくまで設計者の交流を目的とし、IP及び設計支援ツールのPRの場を提供しており、IP及び設計支援ツールに関する責任はすべて投稿者にあります。また、販売・入手の仲介は一切いたしませんので個別にコンタクトをお願いします。
  • 投稿されたIP及び設計支援ツールの著作権・特許等は事前に投稿者が必要な処置を講じてください。
  • 本コンファレンスのIP及び設計支援ツールのPRは、投稿者多数の場合は審査を実施します。従って投稿者のすべてが発表できるとは限りません。また、投稿したこと(採用・不採用に限らず)で発生する利益・不利益については、本委員会は一切その責任を負いません。
  • 投稿者は発表決定通知を受け取った際には、必ず発表の義務が伴いますのでご承知置きください。発表が不可能になった場合は、次点の投稿IP及び設計支援ツールを繰り上げます。

発表申込先(問い合わせ先)
〒105-0012 東京都港区芝大門1-12-16 住友芝大門ビル2号館5F
有限責任中間法人 日本エレクトロニクスショー協会 担当: 大西
電話:03-5402-7601 FAX:03-5402-7605

Electronic Design and Solution Fair 2008
with FPGA/PLD Design Conference
主催
社団法人電子情報技術産業協会(JEITA)
協力
Electronic Design Automation Consortium(EDAC) (予定)
後援
経済産業省、アメリカ合衆国大使館、外国系半導体商社協会(DAFS)、横浜市 (予定)
協賛
社団法人電子情報通信学会(IEICE)、社団法人情報処理学会(IPSJ)社団法人日本プリント回路工業会(JPCA) (予定)
運営
有限責任中間法人日本エレクトロニクスショー協会