ホーム » プレスルーム

プレスリリース

アルデック社、STARC設計ルール準拠 Lint ツール「ALINT」を単独製品としてリリース

  (2008/1/9)

混在言語の検証および ASIC、FPGA デバイス向け先端設計ツールのパイオニアである Aldec, Inc. (以下 アルデック社) は本日、(株)半導体理工学研究センター(以下STARC) の「RTL 設計スタイルガイド Verilog HDL 編 第2版」に基づいた Lint チェッカ「ALINT」を単独製品として提供を開始したことを発表します。ALINT は、Riviera-PRO のオプションとしてご提供していましたが、日本国内向けに単独製品としての提供を開始致しました。

STARC企画部標準化推進室長である古井芳春氏は次のように述べています。「ALINTは、日本で広く採用されているSTARCのRTL設計スタイルガイドVerilog HDL編 第2版をサポートするツールの1つです。ALINTのようなツールを使うことにより、設計者が高品質なSoCおよび再利用性の高いIPを開発し、市場投入までの期間が短縮できることを期待します。」

ALINT の主な機能
ALINT には、STARC が策定した「RTL 設計スタイルガイド」に準拠したルールが組み込まれています。その為デフォルト設定で、STARC 準拠ルールに違反している記述チェックを容易に行うことができます。検出された違反メッセージ中にRTL 設計スタイルガイドの該当する項目番号が記載されており、簡単に違反内容を参照することができます。

ALINT のコアエンジンはネーミングルールから複雑なネットリスト間での接続状態まで幅広いルールチェックを高速に実行します。コアエンジンには、RTL コードからハードウェア要素を認識するための論理合成エミュレーションエンジン、デザインの接続関係を認識するためのパターンマッチングエンジン等が含まれています。

ALINT では、必要なルールのみを実行するためにコンフィギュレーションファイルを作成して設定することができます。ルールは、ルールセットに、ルールセットはポリシーに集約することができます。必要なルールのみをルールセットまたはポリシーとしてコンフィギュレーションファイルに設定して簡単にチェックすることができます。

ALINT 実行により検出された全てのルール違反は AVDB と呼ばれるデータベースに保存することが出来ます。ユーザは、データベースから所望の違反項目をフィルタリングして表示することが出来ます。

供給について
ALINT は、アルデック社の日本法人であるアルデック・ジャパン株式会社より提供されています。ウェブアンケートにお答えいただいた方に2008年3月31日までご試用可能な無償評価ライセンスをご提供しています。ALINT の詳細は http://www.aldec.co.jp/products/alint/ をご覧ください。

(株)半導体理工学研究センターについて
(株)半導体理工学研究センター(STARC)は、半導体関連技術の国際競争力強化を目指し、日本の主要半導体メーカー11社の出資で設立(1995年12月)された半導体設計技術の研究開発機関です。出資企業(クライアント)からの委託を受け、半導体メーカーのニーズに先駆けた半導体技術の先行研究開発を、産業界・大学・公的研究機関等との連携し推進しています。また国内外のパートナー企業(EDAベンダー、設計ハウスなど)とも共同研究開発を行っています。研究開発成果は、出資企業へ移転しその事業に寄与している他、技術標準として公開、あるいはパートナー企業へライセンス供与して製品化し、半導体業界で広く活用されています。
日本語版: http://www.starc.jp/
英語版 : http://www.starc.jp/index-e.html

アルデック社について
EDA ツールベンダとし23年の歴史を持つアルデック社は、UNIX、Linux および Windows プラット フォームで動作する高性能な HDL 検証ソフトウェアを提供しています。世界各国のオフィスから迅速かつ的確なサポートを行い、顧客ニーズに則したソリューションを提案しています。アルデック社の経営方針は、継続的なキーテクノロジの革新、製品の品質向上、さらに顧客満足を基盤としています。アルデック社および各製品の詳細情報は、http://www.aldec.co.jp をご覧ください。

お問い合わせ先
アルデック・ジャパン株式会社
TEL:03-5312-1791
E-mail:info@aldec.co.jp