ホーム » プレスルーム

プレスリリース

ケイデンスと東芝、65ナノメーター以降のアナログ・ミックスシグナル設計の信頼性改善のために協業

  (2008/1/23)

東芝が信頼性解析フロー向けに、
ケイデンスのVirtuoso UltraSim Full-Chip Simulatorを採用

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、社長兼CEO:Michael J. Fister(マイケル・J・フィスター)、日本法人 本社:神奈川県横浜市、社長:川島良一、以下ケイデンス)は、1月22日(米国現地時間)、株式会社東芝(本社:東京都港区、代表執行役社長:西田厚聰、以下東芝)が、アナログ・ミックスシグナル・チップの設計者向けに、使い易く正確な信頼性解析フローを提供するために、ケイデンスのVirtuoso(R) シミュレーション・テクノロジを採用したと発表しました。
東芝は、高性能なデバイスを実現し、歩留まりやデバイスの品質を向上させるために、Virtuoso UltraSim Full-Chip Simulatorを、65ナノメーターおよびそれ以降のプロセスにおける信頼性解析向け定量的なシミュレーション・メソドロジとして採用しました。東芝とケイデンスは、UltraSim Reliability Interface を使用して、Virtuoso UltraSimシミュレータに東芝の先進的な信頼性モデルを取り入れ、その結果をテストして、UltraSimシミュレータの導入を決定しました。
Virtuoso Multi-Mode Simulationの一部であるVirtuoso UltraSim Full-Chip Simulator は、大規模なカスタムICや、アナログ・ミックスシグナルIC、RF、メモリ、そしてSoCの設計を検証する際に必要な性能、キャパシティ、および精度を提供するケイデンスのFastSPICE回路シミュレータです。Virtuoso UltraSim Full-Chip Simulator は、大規模回路を高速化するための技術である、特許取得済みのアイソモーフィック適応型パーティショニング・アルゴリズムと、高精度なRCリダクション・テクノロジを備えた真の階層型シミュレータで、設計のタイプや設計サイクルの段階にかかわらず、フルチップのトランジスタ・レベルの検証に必要なキャパシティ、精度および性能を提供します。

東芝コメント:
塩地 正純 氏 (東芝セミコンダクター社 システムLSI事業部、システムLSI設計技術部、ミックスシグナルCMOS設計技術担当グループ長):
「ケイデンスのVirtuoso UltraSimを使用することにより、東芝は、デジタル・コンシューマや通信分野向け製品、および周辺機器を製造するお客様向けに、非常に信頼性の高いICを提供することできます。 我々は、この信頼性解析フローを用いることによって、厳しい評価指標を達成すると共に、テストとデバッグのコストを予想することができます。 また、我々の最終顧客に高性能なデバイスを提供することで、市場の要求を満たすことができます。」

ケイデンス・コメント:
Sandeep Mehndiratta (米国ケイデンス、product marketing director):
「我々は東芝と緊密に協業し、東芝の設計者が、最も複雑な設計の品質を明らかにするために必要な信頼性解析テクノロジを、確実なものにしました。UltraSim Reliability Interfaceにより、お客様は、自社のIPを保護しつつ、専用モデルをプラグインできるようになります。東芝は、Virtuoso UltraSimの信頼性解析機能が使い易く、かつ製品のライフサイクルに対して、性能と歩留まり低下が与える影響を定量化できるため、Virtuoso UltraSimを迅速に彼らのフローの中に組み込みました。」