ホーム » プレスルーム

プレスリリース

ケイデンスとARM、マルチコアおよび低消費電力デバイス向けのリファレンス・メソドロジを提供

  (2007/12/10)

ARM11 MPCoreマルチコア・プロセッサとARM1176JZF-Sプロセッサ向けの
新しいリファレンス・メソドロジが性能と消費電力管理を改善

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、社長兼CEO:Michael J. Fister(マイケル・J・フィスター)、日本法人 本社:神奈川県横浜市、社長:川島良一、以下ケイデンス)は、12月5日(米国現地時間)、英国ARM社(本社:英国ケンブリッジ、日本法人:横浜市港北区、代表取締役社長:西嶋貴史、以下ARM)とケイデンスの両社の共同開発により、ARM11(TM) MPCore(TM) マルチコア・プロセッサ向け、およびARM(R) Intelligent Energy Manager (IEM(TM))搭載のARM1176JZF-S(TM) プロセッサを使用した低消費電力設計向けの2つの新しいインプリメンテーション・リファレンス・メソドロジを発表しました。
これらの2種類のケイデンスのARMプロセッサ向けリファレンス・メソドロジは、両社の協業の成果であり、マルチコア設計や低消費電力デバイスの設計を行う共通のお客様向けに強化された設計ソリューションを提供します。

ARM11 MPCoreマルチコア・プロセッサは、ARM MPCoreマルチプロセシング・テクノロジを特徴とする業界初のプロセッサで、様々な設計の要求事項に対応可能な性能と消費電力管理の双方を実現するスケーラブルなソリューションを提供します。
また、ARM1176JZF-Sプロセッサ向けの低消費電力のためのリファレンス・メソドロジは、CPUの消費電力を60%以上も削減するIEMテクノロジをサポートし、IEMテクノロジが活用するDynamic Voltage and Frequency Scaling (DVFS)ハードウェア技術に対応しています。
これらのリファレンス・メソドロジは、Common Power Format (CPF)をサポートしており、パワー・ドメイン、パワー・モード、レベル・シフティング、およびアイソレーション・ルールを事前に仕様として指定することにより、Multi Supply voltage(多電源供給)や、Power Shut-Off(電源遮断)といった先進の消費電力設計技術を自動化することが可能です。 これらのメソドロジは、Cadence SoC Encounter(TM) RTL-to-GDSII システム、グローバル・シンセシス機能を持つEncounter(R) RTL Compiler 、Encounter Conformal(R) Low Power、そしてVoltageStorm(R) パワー・レール解析 を含むCadence(R) Low-Power Solution内の幅広い製品を活用します。
ケイデンスは、ARM Connected Communityのメンバー企業で、両社は、低消費電力、およびマルチプロセシング・アプリケーション向けの先進的なフローの開発において蓄積された深い専門性を活用し、ARM Cortex-A9プロセッサやARM Coretex-A9 MPCoreマルチコア・プロセッサなど、最新のARMプロセッサ向けに新しいリファレンス・メソドロジの開発を行います。これらのリファレンス・フローは、2008年の第一四半期にこれらの新しいプロセッサの製品リリース発表と同時に提供可能となる予定です。

各社コメント:
Ying F. Chang氏(NEC Electronics America、Engineering Director, Custom SOC Solutions Engineering):
「Encounter RTL CompilerとSoC Encounter GXLを含むCadence Low-Power Solutionにより、我々はARMプロセッサをベースとしたASIC設計において、性能目標を超える成果を達成できました。我々は、低消費電力ARMプロセッサの利用を加速し、簡素化するフローを提供するARMとケイデンスとの協業を歓迎します。」

Keith Clarke氏 (ARM社、Vice President of Technical Marketing):
「ARM11 MPCoreマルチコア・プロセッサ向けのリファレンス・メソドロジは、マルチプロセッサの仕様をインプリメンテーションする上で予測可能かつ低リスクな手法を実現する高性能なリファレンス・フローを提供します。ARM11 MPCoreプロセッサと低消費電力のARM1176JZF-Sプロセッサ向けのフローは、ARM synthesizable processor IP のインプリメンテーションを最適化するためにARM Artisan(R) Physical IPによって事前に検証されています。」

ケイデンス・コメント:
Mike McAweeney(米国ケイデンス、Vice President of Marketing):
「これら共同開発されたリファレンス・メソドロジは、性能とより優れた消費電力管理が求められる次世代のコンシューマ向けデバイスを開発しているお客様に対し、マルチ・プロセシングと電力消費において著しい利点を提供します。これらのリファレンス・メソドロジにより、エンジニアリング・チームは、カスタム設計のテープアウトまでの期間を削減し、その結果製品の市場投入期間の短縮とコスト削減が実現します。」