ホーム » 特設ステージ/特別企画 » コンシェルジュサービス » コンシェルジュサービス テーマ一覧
特設ステージ/特別企画

コンシェルジュサービス

ひごろからお忙しい「設計・設計環境構築エンジニア」の皆様への見学サポートサービス

EDSFair Conciergeエンジニアが抱える30の課題に応えます。課題毎の案内マップをご提供！ (1月15日に本HPにUP予定)
今かかえている業務で時間がなかなかとれない、そんなエンジニアの皆様をサポートするコンシェルジュサービスを用意しました。

上流からバックエンド設計、テスト、実装、に至る幅広い分野から30の技術テーマを厳選。消費電力、コスト削減、技術課題を解決するソリューションが一目でわかる案内マップを提供いたします。時間がない方も、自分のテーマに沿ったソリューションを漏らさずチェックできます。

人気テーマ、トップ6の集計結果

30のテーマで最も設計者が興味ある上位6テーマについて、事前にご来場者の皆様に 投票いただいた結果、下記のテーマが上位6テーマとなりました。
なお人気テーマ、トップ6を取り扱う出展ブースには、サイン表示が出ておりますので、会場でお見逃し無くご見学ください！！

  1. 早期に精度の高い消費電力見積りの実現方法
  2. 高速に実行できるHW/SW 協調検証ツール
  3. ASICプロトタイピングによる検証技術
  4. テストコスト削減手法
  5. IP、設計資産の効率的な管理方法
  6. フローの各段階における有効な低電力手法


コンシェルジュサービス テーマ一覧

事前アンケートで注目度の高かった30テーマです。

No. ■テーマ名 テーマ別
案内マップ		 詳細
1 CMOS - MEMS 協調シミュレーション手法 ダウンロード 詳細
2 高速に実行できるHW/SW 協調検証ツール ダウンロード 詳細
3 チップ/パッケージ/ボードの一体化設計技術 ダウンロード 詳細
4 TLM2.0に対応するシステムレベル設計技術 ダウンロード 詳細
5 OVM/VMMに対応した検証ツール、ライブラリ ダウンロード 詳細
6 ASICプロトタイピングによる検証技術 ダウンロード 詳細
7 早期に精度の高い消費電力見積りの実現方法 ダウンロード 詳細
8 動的電圧制御によるGALS設計技術 ダウンロード 詳細
9 フローの各段階における有効な低電力手法 ダウンロード 詳細
10 電源設計最適化によるチップサイズ削減 ダウンロード 詳細
11 SoC内のメモリ最適化によるチップサイズ削減 ダウンロード 詳細
12 演算機のビット数最適化によるチップサイズ削減 ダウンロード 詳細
13 32nm に向けたプロセス技術 ダウンロード 詳細
14 高耐圧デバイスプロセスにおけるデバイス最小化 ダウンロード 詳細
15 高速AD、高速アナログ回路技術 ダウンロード 詳細
16 32nm、22nm RF CMOS 設計技術 ダウンロード 詳細
17 ミリ波 RF 回路シミュレーション技術 ダウンロード 詳細
18 PLL 等の高速シミュレーション技術 ダウンロード 詳細
19 Mixed Signal向けテスト容易化技術 ダウンロード 詳細
20 テストコスト削減手法 ダウンロード 詳細
21 故障箇所の特定を容易にする技術 ダウンロード 詳細
22 温度不良の解析方法 ダウンロード 詳細
23 SSTA によるタイミング収束容易化事例 ダウンロード 詳細
24 PCI Express/SATA/USBの高速I/F 設計技術 ダウンロード 詳細
25 DDR3/2/LPDDR2の高速メモリI/Fの設計技術 ダウンロード 詳細
26 DDR3 333/500MHz 搭載 SiP 設計技術 ダウンロード 詳細
27 チップ・パッケージの熱解析手法 ダウンロード 詳細
28 IP、設計資産の効率的な管理方法 ダウンロード 詳細
29 DFM（ダブルビア手法等）の有効性 ダウンロード 詳細
30 EDSF初登場または会社発足から1年未満 ダウンロード 詳細