ホーム » 特設ステージ/特別企画 » コンシェルジュサービス » コンシェルジュサービス テーマ一覧 » 電源設計最適化によるチップサイズ削減
特設ステージ/特別企画

電源設計最適化によるチップサイズ削減

(株)アイヴィス
PR Infiniscale社のLysis(tm)は最先端のアナログIC デザイン・チャレンジにフォーカスし、
歩留り改善のため独自のアプローチを統合しデザイン最適化及びパフォーマンスに対する
ソリューションを提供しています。シミュレータや解析ツールによるイタレーション時間等
を大幅に短縮し、正確な最適化を実現するInfiniscale 社のモデルベースによるテクノロジ
は、最先端のアナログデザイン、複雑なRF回路、パッシブ素子、MEMSサイジング、メ
モリ最適化、TCAD、システムレベルのビヘビアモデリング等々、多用途に適用可能で、最
高水準の品質を提供、最大限の効果を追求致します。 
スケジュール ブースにて随時、デモを行います。 
ChipVision Design Systems
PR ChipVisionの特許取得済みの低消費電力ESL合成ツール、PowerOpt (TM)は、システム・レベルの消費電力の正確な解析を実現し、手作業でのRTL設計と比較して自動的に最大75%の消費電力削減を達成します。また、本製品に含まれるソフトウェアは、低消費電力向けの最適化を行うと同時に、ANSI CおよびSystemCのコードをVerilog RTL設計に合成し、自動的に最も低消費電力のRTLアーキテクチャを生成します。ChipVisionのソリューションは、ANSI C, SystemC, CPF及びUPF等のオープンな業界スタンダードをベースとしています。ChipVisionに関するさらなる詳細情報については、www.chipvision.comをご参照下さい。 
スケジュール  
日本シノプシス(株)
PR Eclypseローパワー・ソリューションでは、RTLからGDSIIまでの全設計工程の各ステップで、ローパワー検証ならびにインプリメンテーションの自動化手法を提供しています。電源遮断のシミュレーション、多電源デザインの論理合成、多電源デザインの構造チェック、等価検証、消費電力を考慮したテスト設計など、最先端の低消費電力設計手法をお届けします。 
スケジュール ●スイート・デモ
1月22日(木)、23日(金)
12:30〜13:15 ローパワー・インプリメンテーション
13:30〜14:15 ローパワー・テスト
14:30〜15:15 ローパワー・ベリフィケーション
●ブースデモ
随時行っております。ブース内スタッフにお声掛けください。
 
メンター・グラフィックス・ジャパン(株)
PR Olympus-SoCは、最先端プロセスで直面する設計段階でのリソグラフィ考慮、性能と歩留まりを最適にするための製造・設計ばらつき対応、低消費電力設計、大規模デザイン設計という4つの重要な技術課題に対するソリューションを提供します。 
スケジュール ◆メンター・グラフィックスブース内シアター・プレゼンテーション
- IC Nanometer Design
1月22日(木)11:00〜11:15, 13:05〜13:20, 15:20〜15:35
1月23日(金)10:35〜10:50, 12:40〜12:55, 14:55〜15:10, 17:25〜17:40
◆出展者セミナー
1月22日(木)16:30〜17:15 E204(2階)
45nm Design Challenges - メンター・グラフィックスのP&RシステムOlympus-SoC
1月23日(金)11:30〜12:15 DM3(中2階)
45nm Design Challenges - メンター・グラフィックスのP&RシステムOlympus-SoC 
テーマ一覧へ