ホーム » 特設ステージ/特別企画 » コンシェルジュサービス » コンシェルジュサービス テーマ一覧 » 演算機のビット数最適化によるチップサイズ削減
特設ステージ/特別企画

演算機のビット数最適化によるチップサイズ削減

エイシップ・ソリューションズ(株)【JEVeCビレッジ】
PR ASIP Meister プロファイラ・ジェネレータ

ソフトウェアの特徴を抽出するプロファイラを生成します。生成されたプロファイラから出力されるレポートはビット数を最適化するための参考となります。(開発中) 
スケジュール 説明随時 
(株)図研
PR FP-Fixerは以下の特徴を持つ自動で高速に変数のビット精度を最適化することができるツールです。
・float型及びdouble型を自動検出し、short型・int型へ自動変換
・入出力ポート内部変数への精度と解析誤差の指定が可能
・固定小数点演算用関数サポートによる高速シミュレーション
・最終結果及び中間結果に対する整数型によるCコードとプロファイルの出力。プロファイルを使ってゲート規模の予測も可能。 
スケジュール  
メンター・グラフィックス・ジャパン(株)
PR 高度な画像処理や通信関連におけるESL開発環境の中核となるマーケットシェア世界ナンバー1(データソース:Gary Smith EDA)の高位合成ツールCatapult C Synthesisをご紹介します。抽象度の高いANSI C/C++標準高級言語からの驚異の最適化機能とともに、卓越した操作性、解析機能など直接ご覧いただくことができます。 
スケジュール ◆メンター・グラフィックスブース内シアター・プレゼンテーション
- Electronic System Level
1月22日(木)11:50〜12:05, 14:05〜14:20, 16:10〜16:25
1月23日(金)11:25〜11:40, 13:30〜13:45, 15:45〜16:00, 17:00〜17:15
◆出展者セミナー
1月23日(金)16:30〜17:15 DM3(中2階)
画像処理アルゴリズムのためのCatapult C Synthesis使用方法 
テーマ一覧へ