ホーム » 特設ステージ/特別企画 » コンシェルジュサービス » コンシェルジュサービス テーマ一覧 » 高速に実行できるHW/SW 協調検証ツール
特設ステージ/特別企画

高速に実行できるHW/SW 協調検証ツール

アーム(株)
PR ARM Fast Modelsは、高速なARM CPUシミュレーションモデルを含むPVレベルの各種IPモデルと、これらを組み合わせてシステムモデルを構築するためのSystem Generatorツールから構成されます。
このCPUモデルはARM CTテクノロジーにより、一般的なPC上で最大250MHz相当の速度で動作しますので、複雑なアプリケーション開発やデバッグが、実機がない状態でも可能になります。また実行結果は、RealView Profilerによって、解析を行うことができます。
ブースでは、最新のCortex-A9 MPCoreモデルを使用したSMP構成のデモンストレーションを行います。
 
スケジュール  
エイシップ・ソリューションズ(株)【JEVeCビレッジ】
PR ASIP Meister Standard Edition
デバッガ・ジェネレータ機能

Linux/WindowsをホストPC、FPGA(実チップも可)をターゲット・システムとしたデバッガを生成します。ソフトウェアのダウンロード、ステップ実行、メモリ監視などの機能でHW/SWの協調検証が可能になります。 
スケジュール 説明随時 
カーボン・デザイン・システムズ・ジャパン(株)
PR Carbon SoC Designer(旧ARM社製品)は、SoC開発前の仮想環境を実現します。ARM社製の全てのCPUコア、ペリフェラル、バスファブリク(AMBA AXI/AHB/APB)をモデル群としてサポートしています。また、ARMモデル以外のユーザデザインについては、Carbon Model Studioを使ってRTLからSoC Designer用のネイティブ・モデルを生成可能しサイクル精度100%の検証が可能になります。豊富なモデル群およびModel Studioのモデル生成機能によって環境構築が短時間で可能です。弊社ツールによって、特に、SoC開発前のアーキテクチャ評価、システム性能評価、バストラフィック解析、ファームウェア先行開発やそのチューニング等に威力を発揮します。 
スケジュール  
コーウェア(株)
PR コーウェアでは用途に応じて、3種類のHW/SW協調検証環境を提供しています。
(1)実SWを用いた、アーキテクチャ探求を主目的とするPlatform Architectベースの協調検証環境
(2)HW設計者を対象とした、HWのSystemCモデルとSWの両方を同時にデバッグするためのVirtual Platform Model Designerベースの協調検証環境
(3)SW開発者を対象とした、廉価な超高速SWデバッグおよびSW最適化を行うためのVirtual Platformベース協調検証環境
同一モデルを全ての環境上で動作可能です。弊社ブースにて御社に最適な環境をお探しください。
 
スケジュール  
サイバネットシステム(株)
PR Bluespec SystemVerilogはトランザクションレベルでモデリンを行い、全て論理合成可能なRTLに変換することができます。BluespecのネイティブシミュレータはRTLシミュレータの10〜20倍の高速で実行が可能なため、ソフトウェアとの協調シミュレーションに活用することができます。
尚、詳細が決まらない抽象度の高い段階でも論理合成可能なRTLの出力ができるため、FPGAプロトタイプボードなどを使用して、現実的な速度でソフトウェア実行ができるプラットフォームの構築も可能です。 
スケジュール 随時デモンストレーションを行っております。お気軽にお立ち寄り下さい。 
匠ソリューションズ(株)【FPGAビレッジ】
PR S2C社のTAI-LM(Virtex5搭載システム)は
SCE-MI準拠の協調検証環境をご用意しています。
ISS(命令セットシミュレータ)との同時動作や、
システム系シミュレータとの協調検証など、
幅広くサポート可能です 
スケジュール  
日本イヴ(株)
PR 日本イヴは、高性能かつフル・デバッグ機能のHW/SW協調検証について、さまざまなソリューションを提供しています。
汎用ICEやトランザクタを介してSWデバッガと接続することで、高性能論理エミュレータZeBuの性能を保ったまま、ソフトウェア開発を進めることができます。
さらにESLツールとのインテグレーションにも積極的に取り組んでおり、ESL向けのモデル化に多大な労力が必要なモジュールなども高速に検証できます。
いずれも場合も、波形トレースや信号/メモリの観測・制御など、ハードウェアに関して完全なデバッグ機能を利用できます。
詳しくはブース内のデモとメインシアターでのプレゼンテーションをご覧ください。 
スケジュール 1月22日(木) 10:15〜10:30
1月22日(木) 14:15〜14:30
1月23日(金) 10:15〜10:30
1月23日(金) 14:15〜14:30
 
日本ケイデンス・デザイン・システムズ社
PR ケイデンスのエミュレーション・アクセラレーション・ソリューションであるPalladiumおよびXtremeファミリは、RTL等価モデル(ソフトウェアモデル)やARM Logic Tile(ハードウェアモデル)のようなプロセッサモデルを豊富に揃え、HW/SW 協調検証を強力にサポートします。
特に、設計が進みRTLやゲートレベルなどある程度の詳細度が得られた段階で、システムとしての機能の検証や消費電力の見積もりを行うことは、上流では見つけることのできなかった、もしくは精度がでなかった問題を検出するためには、極めて効果的な手段です。シミュレータとは異なり、設計規模にほとんど影響を受けないPalladiumおよびXtremeファミリーは、大規模回路のRTLおよびゲートレベルでのシステムの検証を高速にかつ効率的に行うための最適のテクノロジです。
また、Incisive Software eXtention (ISX)を利用することで、SoCのテストデータとして使用する組み込みSWに制約付きランダムテスト生成の長所を加えることも可能となり、より確実なSW-HW間のインタラクションの検証が可能となります。Palladium、Xtremeについては、ブースでのデモ、ステージ・プレゼンテーションにてご説明します。
 
スケジュール ブース ステージ・プレゼンテーション
1月22日(木) 10:30-10:45、15:10-15:25
1月23日(金) 13:25-13:40、16:00-16:15

ブース、デモ・エリアにおいても随時ご説明します。 
日本シノプシス(株)
PR ソフトウェアベースのバーチャル・プロトタイピング環境をご提供するバーチャル・プラットフォーム Innovator、ハードウェアベースのラピッド・プロトタイピング環境をご提供するプロトタイピングボードHAPSにより、早期SW開発とHWデバッグの協調環境をご提供します。 
スケジュール ●ブースステージ・プレゼンテーション(ハードウェアベースのラピッド・プロトタイピング環境について)
1月22日(木) 11:30〜11:45、14:30〜14:45、16:30〜16:45、17:30〜17:45
1月23日(金) 11:30〜11:45、14:30〜14:45、16:30〜16:45
●スイート・デモ(ハードウェアベースのラピッド・プロトタイピング環境について)
1月22日(木)、23日(金)15:30〜16:15
●ブースデモ
随時行っております。ブース内スタッフにお声掛けください。
 
メンター・グラフィックス・ジャパン(株)
PR メンター・グラフィックスのハードウェア支援検証ツールVeloceを使ったエミュレーション/アクセラレーション環境をご紹介します。画像処理、ネットワーク通信の検証に関するデモンストレーション、TBXを使ったOVM環境のアクセラレーション等をご覧いただきます。 
スケジュール ◆メンター・グラフィックスブース内シアター・プレゼンテーション
- Scalable Verification
1月22日(木)11:25〜11:40, 13:30〜13:45, 15:45〜16:00, 17:00〜17:15
1月23日(金)11:00〜11:15, 13:05〜13:20, 15:20〜15:35 
OneSpin Solutions Japan K.K.
PR OneSpin Solutions社は、ASIC、SoC、及びFPGA設計向けに、革新的かつ高性能のフォーマル検証ソリューションを提供します。OneSpinは、フォーマル検証における300設計年以上の経験と技術に基づいた特許取得済みの手法により、最高の機能品質と大幅な検証工数・コストの削減を実現します。市場で実証済みのOneSpinの手法と製品は、フォーマル検証をスケーラブルな設計プロセスへと変革します。機能検証におけるアサーションの使用は、急速に広まっています。EDSFでは、仕様に準拠したアサーション開発の簡素化と加速のため、タイミング・ダイアグラムとテストベンチ向けのオペレーション・トランザクションのビューの活用方法、OneSpinの360 Module Verifierによるオペレーション主導のアサーションの効率的かつ徹底的な検証について紹介します。

 
スケジュール  
テーマ一覧へ