ホーム » 特設ステージ/特別企画 » コンシェルジュサービス » コンシェルジュサービス テーマ一覧 » テストコスト削減手法
特設ステージ/特別企画

テストコスト削減手法

(株)アイヴィス
PR Soto社のpcFIMRSは高性能なキャラクタリゼーション、歩留り検証、ウエハ解析を行う半
導体テストデータ用の検証ツールです。Soto社の製品は洗練されており、お客様独自のシ
ステム、ツールが備えていない多くの機能、特徴を装備しており、複数ファブ、複数プロセ
ス、複数テスタを使用する、現在の市場環境にマッチするツールです。STDF、ATDFフォ
ーマットに加え 、アドバンテスト、横河電機、アジレント、シバソク、独自のテスタ、実
験データ等のコンバータを提供し、様々なテストデータの解析、処理を可能にします。Soto
社は、日々お客様の需要にお応えできるよう製品機能を大幅に拡充しております。
 
スケジュール ブースにて随時、デモを行います。 
ATEサービス(株)
PR WinterLogic社の故障シミュレータZ01Xは、テスタビリティ分析によりシミュレーション前にテスト順番を最適化し、故障検出できない領域を報告。高速かつ効率的に故障シミュレーションを行い、少ないテストパタンで目標の故障検出率を達成できます。 
スケジュール  
エイシップ・ソリューションズ(株)【JEVeCビレッジ】
PR ASIP Meister テストベンチ・ジェネレータ

ASIP Meisterで設計したプロセッサの単体テスト環境を生成します。テストベンチの記述とテスト用アセンブリプログラムの考案に要する工数を大幅に削減できます。(開発中) 
スケジュール 説明随時 
(株)システム・ジェイディー【JEVeCビレッジ】
PR STILAccess(TM)を利用し、テスターのオペレーション作業に伴う、テストパターンの編集作業を効率化するSTILエディタを提供します。 
スケジュール  
立野電脳(株)【FPGAビレッジ】
PR アルゴリズムの検証などFPGAを利用した機能テストのコストを低減するには、立野電脳取り扱いのGiDEL社のFPGAボードをお奨めします。PROCStarIIIは1枚のボードで80万から1200万ゲート規模(価格では30万円から600万円規模)のFPGAハードウェアシステムを構築できます。ユーティリティーバスとして使えるホストI/Fやメモリコントローラを提供できるので、すぐに本質的な開発に着手できます。様々な規模のプロジェクトに1種類のボードで対応できることのメリットは、プロジェクト毎に試作するような場合に比べ大きなコスト削減が期待できます。 
スケジュール  
DSMソリューションズ(株)
PR RTLでのDFTツール DeFacTo Technology社 HiDFT
(参考出展) 

Raise DFT to RTL!
DeFacTo provides RTL Design-For-Test solutions
for testability sign-off, DFT verification and DFT implementation at RTL.

- Move DFT process closer to RTL design decisions
- Allow Testability sign-off at RTL
- Provide new RTL DFT implementation capabilities
- Allow new DFT verifications fully at RTL
- Minimize iterations around logic synthesis
Ensure that DFT code is reusable and technology
independent
 
スケジュール  
日本シノプシス(株)
PR DFT MAXがご提供する最新鋭の回路圧縮テクノロジにより、テストコスト削減・テスト品質向上を実現いたします。 
スケジュール ●ブースデモ
随時行っております。ブース内スタッフにお声掛けください。
 
メンター・グラフィックス・ジャパン(株)
PR メンター・グラフィックスのDFTツールファミリは、テスト品質の向上と、歩留まり改善の両方を強力に支援します。TestKompressは、オンチップにテスト・データの伸張回路とテスト・データの圧縮回路(EDT:Embedded Deterministic Test)を挿入し、このEDTを利用したテストパターンを自動生成するツールです。業界随一の強力なATPGを内蔵しています。 
スケジュール ◆メンター・グラフィックスブース内シアター・プレゼンテーション
- IC Nanometer Design
1月22日(木)11:00〜11:15, 13:05〜13:20, 15:20〜15:35
1月23日(金)10:35〜10:50, 12:40〜12:55, 14:55〜15:10, 17:25〜17:40
◆出展者セミナー
1月23日(金)15:30〜16:15 DM6(中2階)
チップ品質向上・歩留まり改善に貢献!メンター・グラフィックスのDFTソリューション 
テーマ一覧へ