ホーム » 特設ステージ/特別企画 » コンシェルジュサービス » コンシェルジュサービス テーマ一覧 » チップ/パッケージ/ボードの一体化設計技術
特設ステージ/特別企画

チップ/パッケージ/ボードの一体化設計技術

(株)アイヴィス
PR SiSoft社のQuantum-SIは従来の市販品と違い、SPICEライクなツールでシグナル・インテ
グリティ、スタティック・タイミング、クロストーク解析をひとつの製品、ひとつのデザイ
ン・フローで行え、従来の解析時間の短縮、コストの低減を可能にします。各種の高速メモ
リ(GDDRIII,DDR,QDRII等)、高速バス及び高速インターフェース(PCI Express,シリアルATA
等)、チップセット(Intel,Mototola,IBM,HP等)を使用したボード/システム設計に最適で、
IBIS/SPICEシミュレータ、タイミングマージンの検証込みでの低価格化を実現しています。
 
スケジュール ブースにて随時、デモを行います。 
アンソフト・ジャパン(株)【電磁界解析・SI/PI テクノロジ・ゾーン】
PR 高速デジタル伝送システム設計にはLSI・パッケージ・PCBでのトータル設計が欠かせなくなってきました。高精度回路シミュレータNexximとHFSS/SIwaveによるフル3次元電磁界シミュレーションの協調解析による設計ソリューションを事例を交えてご紹介します。
 
スケジュール 22日(木)15:30-15:50
シミュレーションで設計期間短縮「アンソフトのSI、PI、EMIソリューション」(テクニカルテーマゾーン ミニシアター)

23日(金)11:30-12:15
別々に考えてはいけないSI/PI/EMI問題を解決!(出展企業セミナー)

23日(金)14:40-15:00
シミュレーションで設計期間短縮「アンソフトのSI、PI、EMIソリューション」(テクニカルテーマゾーン ミニシアター)

 
(株)エーイーティー【電磁界解析・SI/PI テクノロジ・ゾーン】
PR 近年増加している高速伝送を実現するには、チップからボードへ至る3次元構造全体を信号品質を保つよう最適化しなければなりません。
電磁界シミュレーターMW STUDIOは、高速信号のふるまいを3次元の電磁界現象というより現実的なモデルとしてシミュレートします。 
スケジュール  
ATEサービス(株)
PR Sigrity社のOrbitIO Plannerは、チップ/パッケージ/ボード全てのレイアウト情報を一括表示させながら、設計初期段階でのIO配置検討やダイサイズ最適化などを行うことができます。

またSigrity社では、パッケージ/ボードを考慮したチップレベルのパワー・インテグリティ解析ツールXcitePIを用意しています。 
スケジュール  
ギガヘルツテクノロジー(株)【JEVeCビレッジ】
PR  昨今のChip、Pkg及び回路設計においてはボード設計の情報を加味して設計する事が求められている。そこで一体化設計またはCo-designeの重要性が唱えられている。
しかしながら上流のChip、Pkg、回路設計時には これらボード設計の情報を入手するのは困難とされている。
 そこで弊社の製品「PDN Designer」では、設計フローの初期段階で仮のボード設計情報を使って電源インピーダンスのシミュレーションを実施する事が出来る。特徴としては、回路・Chip・Pkg設計時においてレイアウトデータが必要でなく、またSpice解析技術を保有していなくてもシミュレートする事が出来るPI解析ツールである。さらに電源ノイズのトラブル対策用ツールとしても利用出来るCo-Designe用ツールである。 
スケジュール 1月23日(金)正午から12:10
@展示ホール内 特設ステージ 
(株)ジェム・デザイン・テクノロジーズ【JEVeCビレッジ】
PR GemPackage is a tool to study the feasibility of your SiP, before going into CAD phase. It has light weight functions for optimizing chip IO and package IO, simultaneously considering interposer routability, in the view of entire Chip-Package-Board structure. 
スケジュール 12:30-12:40 Fri 23, at Special Presentation Stage, or visit booth#411 any time. 
(株)図研
PR LSI/パッケージ/ボード同時最適化設計ツールRioMagic
図研はプリント基板設計システム“CR-5000/Board Designer”と、をパッケージ設計システム“PackageSynthesizer "とは同一データベースを採用し、最適な連携設計環境を提供していますが、この環境に"RioMagic"も統合させ、LSIチップ設計、パッケージ設計、プリント基板設計を含むシステム全体の最適な連携設計環境提供していきます。
●双方のEDAシステムとのインターフェイス
●チップのI/Oセル配置やバンプ生成、パッケージのピン割り付けが可能
●チップのI/Oセルからパッケージのボールまでの自動配線が可能 
スケジュール 1月22日(木) 11:30〜12:15
出展社セミナー 「チップ・パッケージ・基板の協調設計のご紹介」 
日本ケイデンス・デザイン・システムズ社
PR ケイデンスはチップ/パッケージ/ボード全てのテクノロジを持ち、それぞれの間のコ・デザインを推進しています。ケイデンスはコ・デザインによって、それぞれのテクノロジー・データベース間の信号解析/電源解析と、最適な配線性の実現を可能にしています。さらに、System Connectivity Manager によってそれぞれの
ソリューションを階層的に接続する手法を提供しています。ブース デモ・エリアにてご説明します。
 
スケジュール ブース デモ・エリアにおいて随時ご説明します。 
テーマ一覧へ