ホーム » 特設ステージ/特別企画 » コンシェルジュサービス » コンシェルジュサービス テーマ一覧 » TLM2.0に対応するシステムレベル設計技術
特設ステージ/特別企画

TLM2.0に対応するシステムレベル設計技術

アーム(株)
PR ARM Fast Modelsは、高速なARM CPUシミュレーションモデルを含むPVレベルの各種IPモデルと、これらを組み合わせてシステムモデルを構築するためのSystem Generatorツールから構成されます。
ARM製IP群によるサブシステムは、このツールのGUIにより容易に構築することができ、さらにこのサブシステム全体を、OSCI TLM 2.0インタフェースを持ったSystemCコンポーネントとしてエクスポートすることができます。
エクスポートされたサブシステムは、OSCIのSystemCシミュレータや、IEEE1666互換の他社シミュレーション環境で使用することが可能です。
 
スケジュール  
カーボン・デザイン・システムズ・ジャパン(株)
PR Carbon SoC Designer(旧ARM社製品)は、SoC開発前の仮想環境を実現します。ARM社製の全てのCPUコア、ペリフェラル、バスファブリク(AMBA AXI/AHB/APB)をモデル群としてサポートしています。また、ARMモデル以外のユーザデザインについては、Carbon Model Studioを使ってRTLからSoC Designer用のネイティブ・モデルを生成可能しサイクル精度100%の検証が可能になります。豊富なモデル群およびModel Studioのモデル生成機能によって環境構築が短時間で可能です。弊社ツールによって、特に、SoC開発前のアーキテクチャ評価、システム性能評価、バストラフィック解析、ファームウェア先行開発やそのチューニング等に威力を発揮します。 
スケジュール  
コーウェア(株)
PR コーウェアが提供しているPlatform ArchitectおよびModel Designerは、業界に先駆けいち早くTLM2.0に対応した、以下のモデルや機能をサポートしています。
・TLM2.0バスライブラリ(Loosed Timing BusおよびApproximate Timing Bus)
・TLM2.0対応トランザクタ
・TLM2.0およびSCMLが混在したシステムのシミュレーション
・TLM2.0対応モデル・ウイザード(SystemCモデルのテンプレート作成機能)
・TLM2.0対応Easy Connect(抽象度やプロトコルが異なるブロックをバスに接続する際に、トランザクタを自動挿入する機能)
 
スケジュール  
サイバネットシステム(株)
PR Bluespec SystemVerilogでは、モジュール記述が「本体」と「インタフェース」に明確に分かれており、インタフェースはトランザクションレベルでモデリングを行います。
更に、ソースコード内のトランザクションを実現するための各種制御ピンなどを自動合成し、完全に論理合成可能なRTLを出力します。
BluespecのライブラリAzureIPで提供しているOCPやAXIなどのトランザクタはTLM2.0に対応しており、ソフトウェア開発などに迅速に対応できます。 
スケジュール 随時デモンストレーションを行っております。お気軽にお立ち寄り下さい。 
日本ケイデンス・デザイン・システムズ社
PR ケイデンスの機能シミュレータIncisive Enterprise Simulator(IES)は、SystemC、SystemVerilog、VHDL、Verilog-HDL、PSLなど検証に必要な言語をシングルカーネルで高速に実行することができる検証テクノロジです。TLM2.0準拠のSystemCモデルを実行するだけでなく、SystemCモデルとVHDLモデルの混在検証など、言語や抽象度を混在しながら、確実に検証するためのメソドロジ(ガイドライン)とテクノロジ(ツール)を提供します。Incisive Enterprise Simulatorについては、ブース、デモ・エリアにてご説明します。 
スケジュール ブース、デモ・エリアにおいて随時ご説明します。 
日本シノプシス(株)
PR TLM2.0準拠の DesignWare System Level Library(SLL)、バーチャル・プラットフォーム Innovator、システムレベル設計検証環境 System Studioにより、設計最上流の段階からソフトウェアとハードウェアのシステマティックな協調開発環境をご提供します。 
スケジュール ●ブースデモ
随時行っております。ブース内スタッフにお声掛けください。
 
(株)半導体理工学研究センター(STARC)
PR ●STARCでは、TL設計のリファレンスとなるTLモデリングガイドを公開してきましたが、今回、TLM2.0をベースにして内容を大幅に見直した第二版を公開します。
 出展者セミナー「未来を創る”STARCの革新的設計技術と標準化”」(1月22日(木)13:30-15:15、F202会議室)でTLモデリングガイド第二版を紹介します。
 さらに、STARCブース(402)では[TLM 2.0の基本項目]や、[TL設計における問題点、TLモデリングガイドの必要性]、[STARCの推奨するモデルの特長と開発手法のメリット]などの解説に加えて、第二版の実物を手にとって見ることができます。
 抽選会ですてきな賞品も当たります。ぜひ、いらしてください。 
スケジュール 「TLモデリングガイド第2版 紹介」
●出展者セミナー (F202会議室)
 1月22日(木)13:30-15:15
●STARCブース内プレゼンテーション (402)
 1月22日(木)17:00-17:20
 1月23日(金)15:00-15:20 
メンター・グラフィックス・ジャパン(株)
PR SystemC TLM2.0設計・検証・システムレベルの性能解析などSystemC設計をトータルにサポートするVistaシリーズ製品をご紹介します。誰でも簡単にTLM2.0を作ることができる設計支援から、既存RTLのタイミング/消費電力情報を抽出し、高精度・高速動作するTLMを設計できる業界唯一のソリューションまでご覧いただけます。  
スケジュール ◆メンター・グラフィックスブース内シアター・プレゼンテーション
- Electronic System Level
1月22日(木)11:50〜12:05, 14:05〜14:20, 16:10〜16:25
1月23日(金)11:25〜11:40, 13:30〜13:45, 15:45〜16:00, 17:00〜17:15
◆出展者セミナー
1月23日(金)15:30〜16:15 F202(2階アネックスホール)
SystemC TLM2.0標準を利用したシステムレベルでの消費電力/タイミング解析ソリューション 
テーマ一覧へ