ホーム » 特設ステージ/特別企画 » コンシェルジュサービス » コンシェルジュサービス テーマ一覧 » ASICプロトタイピングによる検証技術
特設ステージ/特別企画

ASICプロトタイピングによる検証技術

(株)アプリスター
PR 大規模・高速動作を特徴とするDINI社製ASICプロトタイピングボード・システムを展示します。
●DN7020K10
・Altera Stratix III (3SL340)を2個から20個搭載
・最大52百万 ASICゲートのエミュレーション
・クロック・スピード 600 MHz
●DN9000K10
・Xilinx Virtex5 LX330を2から16個搭載
・最大32百万 ASICゲートのエミュレーション
・クロック・スピード 450 MHz
ドータカードによってPCI Expressインタフェース、ARMコア搭載など柔軟なカスタマイズが可能です。 
スケジュール 出展者セミナー(最新FPGAボードを用いたシミュレーションの高速化とプロトタイピング)を行います。
1月22日(木) 15:30〜16:15 DM2
1月23日(金) 13:30〜14:15 CM3 
(株)アルティマ【FPGAビレッジ】
PR 『アルテラFPGAによる設計生産性の向上』をテーマにASICプロトタイピングに有効な様々なソリューションをご提案させていただきます。FPGAに関する質問をしていただける「FPGAご相談コーナー」も設置し、日頃のFPGAに関する疑問・課題を解消して頂くことが出来ます。是非この機会にご来場下さい。 
スケジュール  
エイシップ・ソリューションズ(株)【JEVeCビレッジ】
PR ASIP Meister Standard Edition
デバッガ・ジェネレータ機能

Linux/WindowsをホストPC、FPGAをターゲット・システムとした検証が可能です。ハードウェア・ソフトウェア協調デバッグにも対応しています。 
スケジュール 説明随時 
匠ソリューションズ(株)【FPGAビレッジ】
PR S2C社のTAI-LMは、Virtex5を2個搭載した、プロトタイプシステムです。ただFPGAとコネクタを搭載しただけではなく、PLL、USB、セルフチェック機能を備えた高機能システムです。独自の自動分割ソフトウエアと共にご提供致します。 
スケジュール  
立野電脳(株)【FPGAビレッジ】
PR 立野電脳が2000年から取り扱っているGiDEL社のPROCシリーズFPGAシステムは、アルゴリズ検証を含む様々な用途に重宝します。すぐに使える高速なホストI/Fを持ち、80万から1200万ゲート規模のPROCStarIIIと、StratixIII-340を最大60個搭載でき、600万から1億8,000万ゲートに対応するPROC_SoCシリーズがあります。抜群のコストパフォーマンスと納期も特徴です。
 
スケジュール  
日本イヴ(株)
PR 日本イヴは、ASICプロトタイピングについて、さまざまなソリューションを提供しています。
高性能論理エミュレータZeBuは、従来からよく知られているイン・サーキット・エミュレーション(ICE)はもちろん、完全な再現性と制御性を備えたトランザクタ・ベースの検証環境を実現できます。
トランザクタは、EVEが提供する豊富なIPから選べます。さらに、IPにラインナップされていないインタフェースについては、ZEMI-3と呼ばれるSystemVerilogベースの動作レベル合成技術を用いて、高速なトランザクタを手軽に作成することが可能です。
詳しくはブース内のデモとメインシアターでのプレゼンテーションをご覧ください。 
スケジュール 1月22日(木) 13:15〜13:30
1月22日(木) 17:15〜17:30
1月23日(金) 13:15〜13:30
1月23日(金) 17:15〜17:30
 
日本ケイデンス・デザイン・システムズ社
PR ASICプロトタイピングの一つの方法は、デザインの記述抽象度を動作レベルなどに上げてシミュレーションするというものです。ただし、この方法では、極めて抽象度の高い機能については確認することができますが、信号レベルのインタラプトのような低い抽象度での動作については、きわめて曖昧にしか検証できません。また、消費電力などの見積もりも、誤差が大きくなります。
ケイデンスのエミュレーション・アクセラレーション・ソリューションであるPalladiumおよびXtremeファミリは、動作速度が設計規模にほとんど影響を受けない特徴をもつため、大規模回路のRTLおよびゲートレベルでのシステムの検証を高速にかつ効率的に行うことが可能であり、高い精度での機能や消費電力の検証・解析を行うことができます。
ASICプロトタイピングのもう一つの方法は、デザインをFPGAにマッピングして検証するというものです。ただし、このためには、評価基盤の作成や、大規模デザインであれば複数FPGAへの分割が必要となり、実際の検証を開始するまでの工数が大きくなってしまう問題があります。また、FPGA内部の信号は直接観測できないため、必要な信号値を必ずしも調べることができないなどのデバグ上の制限があるという問題もあります。
PalladiumおよびXtremeファミリー、高速なコンパイラを内蔵しており、短時間でデザインをアクセラレーション・エミュレーション可能な状態にします。また、多くのプロトコルについてSpeedBridgeアダプタを用意しており、実機とPalladiumの接続を短工期で準備することができます。これにより、検証環境の立ち上げの工数が少なくて済みます。さらに、任意かつ多数の信号値の観測が可能であり、デバグのGUIはIncisiveEnterpriseSimulatorと共通化され、ダンプ情報も柔軟にかつ高速にとることができるなど、デバグも効率的に実行できます。また、プロセッサを含む「SoC」であっても、RTL等価モデル(ソフトウェアモデル)やARM Logic Tile(ハードウェアモデル)のようなプロセッサモデルを豊富に揃え、SoC検証を協力にサポートします。
出展者セミナー、ブースにおけるステージ・プレゼンテーション、デモ・エリアにてご説明します。 
スケジュール 出展者セミナー
1月23日(金) 12:30-13:15 E205会場

ブース ステージ・プレゼンテーション
1月22日(木) 10:30-10:45、15:10-15:25
1月23日(金) 13:25-13:40、16:00-16:15

ブース、デモ・エリアにおいても随時ご説明します。 
日本シノプシス(株)
PR ソフトウェアベースのバーチャル・プロトタイピング環境をご提供するバーチャル・プラットフォーム Innovator、ハードウェアベースのラピッド・プロトタイピング環境をご提供するプロトタイピングボードHAPSにより、早期SW開発とHWデバッグの協調環境をご提供します。 
スケジュール ●ブースステージ・プレゼンテーション(ハードウェアベースのラピッド・プロトタイピング環境について)
1月22日(木) 11:30〜11:45、14:30〜14:45、16:30〜16:45、17:30〜17:45
1月23日(金) 11:30〜11:45、14:30〜14:45、16:30〜16:45
●スイート・デモ(ハードウェアベースのラピッド・プロトタイピング環境について)
1月22日(木)、23日(金)15:30〜16:15
●ブースデモ
随時行っております。ブース内スタッフにお声掛けください。
 
日立情報通信エンジニアリング(株)
PR LogicBenchは、革新的開発期間の短縮と品質向上、コスト削減に貢献し次の特徴があります。
1.スタッカブルなマルチFPGAモジュール
2.専用論理分割ツール
3.C/論理シミュレーターとの連動ボード
4.C高位合成ツールやARMプラットフォームとの連動
これにより大規模SoC対応のCレベル・システム設計からプロトタイピングまでのトータルな開発環境が短期間で構築できます。 
スケジュール  
メンター・グラフィックス・ジャパン(株)
PR メンター・グラフィックスのハードウェア支援検証ツールVeloceを使ったエミュレーション/アクセラレーション環境をご紹介します。画像処理、ネットワーク通信の検証に関するデモンストレーション、TBXを使ったOVM環境のアクセラレーション等をご覧いただきます。 
スケジュール ◆メンター・グラフィックスブース内シアター・プレゼンテーション
- Scalable Verification
1月22日(木)11:25〜11:40, 13:30〜13:45, 15:45〜16:00, 17:00〜17:15
1月23日(金)11:00〜11:15, 13:05〜13:20, 15:20〜15:35 
OneSpin Solutions Japan K.K.
PR OneSpin Solutions社は、ASIC、SoC、及びFPGA設計向けに、革新的かつ高性能のフォーマル検証ソリューションを提供します。OneSpinは、フォーマル検証における300設計年以上の経験と技術に基づいた特許取得済みの手法により、最高の機能品質と大幅な検証工数・コストの削減を実現します。市場で実証済みのOneSpinの手法と製品は、フォーマル検証をスケーラブルな設計プロセスへと変革します。機能検証におけるアサーションの使用は、急速に広まっています。EDSFでは、仕様に準拠したアサーション開発の簡素化と加速のため、タイミング・ダイアグラムとテストベンチ向けのオペレーション・トランザクションのビューの活用方法、OneSpinの360 Module Verifierによるオペレーション主導のアサーションの効率的かつ徹底的な検証について紹介します。

 
スケジュール  
テーマ一覧へ