ホーム » コンファレンス情報 » システム・デザイン・フォーラム2009

システム・デザイン・フォーラム2009

最先端のLSIシステム設計メソドロジ、およびLSI物理設計・検証における課題と解決に迫る!

 社団法人電子情報技術産業協会(JEITA)EDA技術専門委員会では、最新EDA技術の普及促進を目的としてシステム・デザイン・フォーラムを2005年から開催しております。その中で今年は、「SystemCユーザ・フォーラム2009」に加えて、新たに、プロセス微細化による製造ばらつきの問題に対して、「最先端統計から見た32nmばらつき予測と設計法」をテーマとした、「ナノ世代物理設計フォーラム」を開催いたします。
 SystemCユーザ・フォーラム2009では、OSCI(Open SystemC Initiative)によりますSystemCの最新動向の紹介、JEITA SystemCワーキング・グループによりますシステム設計から実装、検証を含むSystemC推奨設計メソドロジの紹介、半導体理工学研究センター(STARC)によりますTLモデリングガイドの紹介、SystemCを用いた高位合成適用事例、およびTLM2.0を利用した回路設計事例のご紹介をいたします。是非、システムLSI設計の最先端状況の把握と、論議の場としてお役立てください。
 LSI物理設計・検証においては、半導体デバイス・配線テクノロジの進化に伴い、新たな設計上の課題があらわれてきています。その一つとして、プロセスの微細化に伴う製造ばらつきが顕著化し、設計の収束性および製造時の良品率を低下させています。こうしたばらつきに対処するため、ばらつきの影響を考慮できる統計的な設計手法が注目を集めています。そこで、ナノ世代物理設計フォーラムでは、「デバイス・回路ばらつきの要因と統計的側面」および「Statistical回路設計イノベーション」をサブタイトルとして、国内外から著名な先生方をお招きし、ばらつきを考慮した設計方法の現状を紹介していただきます。このフォーラムが、次世代以降のLSI物理設計における新たな課題を知る良い機会となり、また論議する良い場になると確信しております。

なお、ナノ世代物理設計フォーラムは、EDA技術専門委員会活動開始10周年記念事業として、国内外から著名な先生をお招きしており、特別聴講料となっております。奮ってご参加下さい。

また、過去のプレゼンテーション資料を、以下に掲載しております。
ご参考になれば幸いです。
http://eda.ics.es.osaka-u.ac.jp/jeita/eda/index-jp.html
公開資料ライブラリ→EDSFair実行委員会:一覧を見る

江田 努 [EDA技術専門委員会:ローム株式会社]

日時
2009年1月23日(金) 10:00〜12:00
セッション1 SystemCユーザ・フォーラム2009

12:45〜16:30
セッション2 ナノ世代物理設計フォーラム
場所

アネックスホール  (会場図はこちら)

聴講料(消費税込)
  事前申込 当日申込
セッション1 2,100円 2,625円
セッション2 3,150円 4,200円

※セッション2のナノ世代物理設計フォーラムは、EDA技術専門委員会活動
  開始10周年記念事業として、特別聴講料となっております。奮ってご参加下さい。

申込

事前申込みは終了しました。たくさんのお申込みありがとうございました。

※現在予稿集を以下の価格にて販売しております。
ご要望の際は、へご連絡ください。

セッション1:2,100円
セッション2:3,150円

定員

各200名

主催

社団法人電子情報技術産業協会EDA技術専門委員会

協賛

OSCI(Open SystemC Initiative)

セッション1:SystemCユーザ・フォーラム2009

1月23日(金)
10:00〜12:00

司会:長谷川 隆 氏 [SystemCワーキング・グループ 主査 / 富士通マイクロエレクトロニクス(株)]

SystemCは、2005年12月にIEEE標準仕様としてIEEE 1666-2005が承認された後も、TLM2.0のLRM作成、動作合成サブセット策定、アナログ/アナログ−デジタル混在拡張仕様の検討が進められており、適用領域がさらに広がっています。実設計においても、C言語ベースのシステムレベル設計言語の業界標準として、検証、設計分野で幅広く利用されており、今後にも期待が寄せられています。

本セッションでは、

  1. OSCIによるSystemCの最新動向の紹介
  2. JEITA SystemCワーキング・グループによる、システム設計から実装、検証を含むSystemC推奨設計メソドロジの紹介
  3. STARCによるTLモデリングガイドの紹介
  4. SystemCを用いた高位合成適用事例
  5. TLM2.0を利用した回路設計事例

の発表を行います。


  • SystemCコミュニティの最新状況:Stanley.J.Krolikoski 氏 [OSCI]
  • SystemC推奨設計メソドロジの紹介:[SystemCワーキング・グループ]
  • STARC TLモデリングガイドの紹介:吉永 和弘 氏 [(株)半導体理工学研究センター]
  • 事例#1 画像処理IP開発への高位設計適用事例:浅野 哲也 氏 [(株)ルネサス テクノロジ]
  • 事例#2 TLM2.0を利用した大規模回路設計:長谷 川裕恭 氏 [(株)エッチ・ディー・ラボ]

セッション2:ナノ世代物理設計フォーラム

1月23日(金)
12:45〜14:30, 14:45〜16:30

司会:金本 俊幾 氏 [ナノ世代物理設計ワーキング・グループ主査 / ()ルネサス テクノロジ]

現在量産段階にある45nm、さらにこの先の32nmテクノロジノードでは、デバイス特性、回路特性のWID(Within Die)およびD2D(Die to Die)ばらつきの増大が、SoC設計上の深刻な課題となっています。これに対し、さまざまな手法がばらつきに起因する課題を克服する手段として提案されています。本セッションでは、最先端統計から見た32nmばらつき予測と設計法を以下のトピックを通じてお伝えします。

セッション2A:「デバイス・回路ばらつきの要因と統計的側面」 12:45〜14:30
  • 最先端統計から見た32nmデバイス特性ばらつき:
    平本 俊郎 教授 [東京大学 生産技術研究所]
  • 最先端技術におけるデバイスばらつきと統計的回路特性:
    桜井 貴康 教授 [東京大学 生産技術研究所]
セッション2B:「Statistical回路設計イノベーション」 14:45〜16:30
  • Process Variations & Process-Adaptive Design for the Nanometer Regime
    Prof. Kaushik Roy [Purdue University]
  • Coping with Variability in Nanoscale CMOS Analyze, Sense, Correct, Exploit
    Prof. Dennis Sylvester [University of Michigan]

※プログラムには変更が生じる場合がありますので、あらかじめご了承ください。