Electronic Design and Solution Fair 2009
 
アルデック・ジャパン(株)
Aldec-Japan K.K.
303
 
 
所在地 〒160-0022
東京都新宿区新宿1-8-4
JESCO新宿御苑ビル7F
連絡先
TEL:03-5312-1791
FAX:03-5312-1795
E-mail:info@aldec.co.jp
URL:http://www.aldec.co.jp
出展物紹介 ■ STARC準拠RTL Lintチェッカ「ALINT」
RTL設計スタイルガイド VerilogHDL編 第2版/VHDL編 初版に準拠したRTL Lintチェッカ。

■ ハードウェアアクセラレータ「HES」
PCIベースのFPGA搭載ボードによるハードウェアアクセラレータおよびエミュレーション環境。

■ アサーション対応HDLシミュレータ「Riviera-PRO」
SVA/PSL/OVAアサーション言語に対応した高速HDLシミュレータ。

■ FPGA向けHDLシミュレータ「Active-HDL」
デザインエントリ機能搭載の高速HDLシミュレータ。FPGA開発向けの機能を搭載したハイコストパフォーマンス製品。アサーション言語にも対応。
出展者セミナー  
アルデック・ジャパン(株)
1月22日(木) 時間:15:30 〜 16:15   会場:DM2
最新FPGAボードを用いたシミュレーションの高速化とプロトタイピング
藤永 康博
代表取締役

Mr. Mike Dini The Dini Group President
ASIC・FPGA開発におけるFPGAボードを用いた高速検証ソリューションとして、DINI社の最新FPGAを搭載したプロトタイピングボード、ならびにアルデック社HESによるRTLシミュレーションの加速化手法をご紹介します。

プレスリリース ・アルデック社、Acte社 RTAX4000S アンチフューズデバイス向けプロトタイピング・アダプタボードをリリース(2008/12/9)
   
   



 
 




有限責任中間法人 日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております