Electronic Design and Solution Fair 2009
 
HELIC, Inc【電磁界解析・SI/PI テクノロジ・ゾーン】
HELIC, Inc [Electromagnetic field analysis SI/PI Technology Zone]
106
 
 
所在地 〒225-0003
横浜市青葉区新石川1-9-3北芝ビル4F(シリコンプラネット株式会社 内)
101 Montgomery street, suite 1950, San Francisco, CA 94104
連絡先
TEL:+81-45-910-5589
FAX:+81-45-911-1156
E-mail:c.makiyama@helic.com
URL:http://www.helic.com
出展物紹介 世界初 日本発 新製品
Helic社はRFIC及びSystem-In-Package分野において、常に革新的なソリューションを提供してきました。Helic社の提供するVeloceRFは、業界標準のRFICデザインフローと完全に統合した、インダクタ合成、抽出及び検証のリーディングツールであります。VeloceRFは国内外多数の著名な半導体メーカーで採用されています。Helic社はEDA、IPコア及び良質なサービスの組み合わせをベースに、お客様の高周波IC開発のFirst-Pass Silicon及び開発サイクルの大幅短縮をサポートしております。

出展製品
- VeloceRF (インダクタ合成及びチップRFモデリングツール)
- VeloceWired (Bondwire設計及びRFモデリングツール)

Helic develops disruptive EDA technology for RFIC and System-in-Package design. VeloceRF is the leading product for inductive component synthesis, extraction and verification and the only tool of its kind fully integrated in industry-standard RFIC design platforms. VeloceRF has been adopted by several renowned semiconductor companies worldwide. Helic's value proposition to its customers combines EDA tools, IP and services, aiming to enable first-pass silicon while greatly reducing the development cycles of integrated wireless transceivers.

Products
- VeloceRF (Inductor Synthesis & Rapid whole-chip RF modeling)
- VeloceWired (Bondwires design and RF modeling)
出展者セミナー  
HELIC, Inc【電磁界解析・SI/PI テクノロジ・ゾーン】
1月22日(木) 時間:12:30 〜 13:15   会場:DM6
RFICの一発完全動作!RLCk寄生を考慮した、高周波IC設計フローの紹介
Yiannis Alam
アプリケーション・エンジニア
近年RFIC設計のパフォーマンスはインダクタンスまた相互インダクタンスの影響に大きく左右されています。そして、チップのリスピン及びこれによる開発の長期化は製品のTime-to-Marketへの障害となります。
本セッションでは、RLCk寄生を考慮した設計フローを紹介し、スパイラル・インダクタ、トランス、バラン、RFインタコネクト配線また様々なカスタムなインダクタ形状の設計及び高速抽出を説明します。また相互インダクタンスを活用した設計手法の利点を紹介します。そして、RFインターコネクト配線抽出及び回路パフォーマンスへの影響を検証します。

1月23日(金) 時間:12:30 〜 13:15   会場:DM6
RFIC回路パフォーマンス及びチップ面積最適化のための設計手法の紹介
Yiannis Alam
アプリケーション・エンジニア
本セッションでは、回路及びレイアウト設計のそれぞれの段階で活用できる超高速インダクタ合成EDAツールを紹介します。高周波VCO、LNA及びInput/Outputマッチングネットワークなどの設計例題を使い、Constrain-Driven合成を説明します。また非常に近接配置したインダクタにおける回路パフォーマンス及びチップ面積への利点について紹介します。そして正確なインターコネクト配線のRLCkモデルを抽出する手法の説明します。

   
   



 
 




有限責任中間法人 日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております