Electronic Design and Solution Fair 2009
 
デナリソフトウエア(株)
Denali Software K.K.
612
 
 
所在地 〒102-0073
東京都千代田区九段北1-4-1 日本地所ブルックスビル
Nihon Jisho Brooks Building
1-4-1 Kudan-Kita, Chiyoda, Tokyo, Japan
連絡先
TEL:03-3511-2460
FAX:03-3511-2461
E-mail:info@denalisoft.co.jp
URL:http://www.denalisoft.co.jp
出展物紹介 新製品
【設計IPソリューション】
・DDR3/DDR2/LPDDR2メモリコントローラIP
・NAND Flash, OneNAND, ONFiメモリコントローラIP
・PCI Express Gen2/Gen1, USB3.0 設計IP
・DFI2.0準拠高速DDR PHY

【検証IPソリューション】
・DDR3/DDR2/LPDDR2/LPDDR対応検証IP
・NAND Flash/OneNAND/ONFi,MirrorBit対応検証IP
・AXI/AHB/APB, PLB, OCP, DFI対応検証IP
・USB3.0,PCI Express,SATA,Ethernet対応検証IP

<Design IP Solution>
-DDR3/DDR2/LPDDR2 Memory Controller IP
-NAND Flash, OneNAND, ONFi Memory Controller IP
-PCI Express Gen2/Gen1, USB3.0 Interface IP
-High Speed DFI2.0 compliant DDR PHY

<Verification IP>
-DDR3/DDR2/LPDDR2/LPDDR Verification IP
-NAND Flash/OneNAND/ONFi Verification IP
-AXI/AHB/APB,PLB,OCP,DFI Verification IP
-USB3.0,PCI Express,SATA,Ethernet Verification IP
出展者セミナー  
デナリソフトウエア(株)
1月22日(木)
新製品
時間:13:30 〜 14:15   会場:DM4
SystemVerilog(VMM/OVM)の両方に対応する検証IPの活用方法
松田 勇
プロジェクトマネージャ
Verilog、SystemC、SystemVerilogなど多様な検証環境で使用できるユニバーサルな検証IPの特長と応用例、検証生産性アップを実現するための具体的な使用法について講演いたします。

講演には次の内容が含まれます。

・大規模SoC設計での設計の課題
・メモリ、バスインタフェース、標準規格との飽くなき戦い
・コスト、エンジニア工数を削減、検証品質の向上に役立つユニバーサルな検証IP
・検証IP「PureSpec」「MMAV」の特長とその機能
・新しい検証環境への移行負荷を最小限にするためには?
・OVM/VMMなどSystemVerilog検証メソドロジ適用例
・検証加速化、容易化のために用意された検証IPのユニークな機能
・デバッグ効率を飛躍的に高めるポストシミュレーションデバッグGUI
1月22日(木)
新製品
時間:15:30 〜 16:15   会場:DM4
DDR3/DDR2/LPDDR2メモリインタフェースの設計最適化と再利用
植田 隆
シニアCAEマネージャ
DDR3、LPDDR2など搭載したシステムのメモリサブシステムの設計最適化と再利用術について講演いたします。

講演には次の内容が含まれます。

・DDR3メモリインタフェース設計の課題
・システムに最適なメモリコントローラ「Databahn」
・データ転送効率を最大にするための調停
・メモリコントローラとPHYの統合を容易にする標準仕様DFI2.1
・ASICプロトタイプ(FPGA)へのシームレスな移行
・ES後に調整可能なプログラマブルレジスタ
1月23日(金)
新製品
時間:12:30 〜 13:15   会場:DM2
USB3.0デザインのコンプライアンス・チェックの進め方
小林 亘
プロジェクトマネージャ
SuperSpeed USB3.0デザイン向け検証IPと検証スイートを使用した実践的な検証方法について講演いたします。

講演には次の内容が含まれます。

・SuperSpeed USB3.0特長と2.0との相違
・SuperSpeed USB3.0検証IP「PureSpec」特長
・SystemVerilogなど最新検証環境への組み込み
・検証効率を高めるアサーション、コールバック、エラー機能の使用例とその効果
・コンプライアンスチェック用検証スイート「PureSuite」特長
・コンプライアンスチェックの検証進め方
1月23日(金)
新製品
時間:13:30 〜 14:15   会場:DM2
高速シリアルインタフェース設計技術(USB3.0/PCI Express Gen2編)
小野 努
プロジェクトマネージャ
高速シリアルインタフェース搭載LSI開発向けのデザインソリューションについて講演いたします。

講演には次の内容が含まれます。

・SuperSpeed USB3.0特長
・SuperSpeed USB3.0とPCI Expressとの類似/相違点
・アプリケーションの視点でUSB3.0とPCI Expressのどちらを選ぶ?
・Databahn-USB3.0の特長
・Databahn-PCIeの特長
・IPの統合と包括的な検証環境の構築
・コンプライアンス・チェック

   
   



 
 




有限責任中間法人 日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております