Electronic Design and Solution Fair 2009
 
タナーリサーチジャパン(株)
TANNER RESEARCH JAPAN K.K.
707
 
 
所在地 〒102-0083
東京都千代田区麹町3-5-2 BUREX麹町6F
BUREX Kojimachi 6F, 3-5-2 Kojimachi, Chiyoda-ku, Tokyo
連絡先 営業部
Sales Deptartment
TEL:03-3239-2840
FAX:03-3239-2860
E-mail:sales.jp@tanner.com
URL:http://www.tanner.jp
出展物紹介 Tanner Toolsは、アナログIC設計に特化したEDAソフトウェアです。回路図入力から SPICE シミュレータ、レイアウト、検証までアナログIC設計に必要なトータルな機能をWindows及びLinuxプラットフォーム上に構築いただけます。特にレイアウト検証においては、ファウンダリから提供されるDRCやLVSルールファイルを変換無しに利用することが可能で、低いコストで精度の高い検証を行っていただくことができます。
長年、アナログ技術者の厳しい要求に鍛えあげられたTanner Toolsは、コンセプトからシリコンまでの設計期間短縮に貢献し、コンシューマ エレクトロニクス、次世代ワイヤレス、画像処理、電源管理、RFおよびバイオメディカル市場の何千社もの企業で採用されています。
是非、最新機能とコストパフォーマンスを会場にてご確認下さい。

Tanner EDA solutions offer "perfect combination of PRICE and PERFORMANCE" and "total solution for Analog IC Design".
Our solutions include tools for:
 Schematic Capture
 HSPICE compatible Simulator
 Physical Layout
 Physical Verification - DRC, Extract, LVS and R/C Parasitic Layout Extraction
Designer can build cost effective design environment with all the necessary functions for Analog IC design!
出展者セミナー  
タナーリサーチジャパン(株)
1月22日(木) 時間:13:30 〜 14:15   会場:CM3
低コストで信頼性の高いアナログIC設計環境を構築する方法とは? (日本語です)
イスピル ラーグプ 工学博士
技術部 マネージャ
高性能アナログICを早期に市場投入するためには、高額でも大手の設計ツールでなければと考えられていますが、低コストでも信頼性の高い設計環境をTanner Toolsで構築することができます。
長年マーケットの厳しい要求に鍛えられたタナーリサーチは、回路設計、レイアウト設計から検証まで、他社製品と互換性が非常に優れたトータルソリューションを提供します。
1月23日(金) 時間:12:30 〜 13:15   会場:CM3
低コストで信頼性の高いアナログIC設計環境を構築する方法とは? (日本語です)
イスピル ラーグプ 工学博士
技術部 マネージャ
高性能アナログICを早期に市場投入するためには、高額でも大手の設計ツールでなければと考えられていますが、低コストでも信頼性の高い設計環境をTanner Toolsで構築することができます。
長年マーケットの厳しい要求に鍛えられたタナーリサーチは、回路設計、レイアウト設計から検証まで、他社製品と互換性が非常に優れたトータルソリューションを提供します。

   
   



 
 




有限責任中間法人 日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております