Electronic Design and Solution Fair 2009
 
イノテック(株)
INNOTECH CORPORATION
712
 
 
所在地 〒222-8580
神奈川県横浜市港北区新横浜3-17-6
3-17-6 ShinYokohama Kouhoku-ku Yokohama-shi Kanagawa
連絡先 ICソリューション本部
IC Solution B.U.
TEL:045-474-2307
FAX:045-474-2395
E-mail:ics-promo@innotech.co.jp
URL:http://www.innotech.co.jp
出展物紹介 ●Arteris:高性能,低消費電力,容易なタイミング収束を実現するオンチップ・インターコネクトのイノベーション,Network on Chip (NoC)ソリューションの紹介
●eASIC:最先端45nm プロセスを使って、今一度ASICを実現してみませんか?ゼロ マスク費用ASIC "Nextreme2"を使って!
●Jazz:SiGeBiCMOS/RFCMOS/BCDプロセスを提供するアナログ専門のシリコンファウンドリ。特に高周波,ハイエンドMS,電源,高耐圧向けLSIに最適
●Novelics:標準CMOSに対応した各種メモリーIPプロバイダー。SRAM 1Tは業界で唯一標準CMOSプロセスでシリコン動作するメモリーIP
●Rapid Bridge:先端プロセスに対応した業界最小 高速インターフェースIP及び少量受注対応の低コスト高性能ゲートアレイASICプロバイダー
●Target Compiler Technologies:アプリケーションに特化したプロセッサ(ASIP)の設計とSW開発環境を自動生成するEDAツールの紹介


>Arteris:NoC (Network on Chip) solution, a new approach for on-Chip Interconnect, provide high performance, low power and easy timing closure
>ASIC Returns!!! Industries Zero-mask charge 45nm process ASIC "Nextreme2"
>JAZZ:Analog-Intensive Mixed-Signal foundry focused on SiGeBiCMOS/RFCMOS/BCD.
>Novelics:Lowest power memory IP provider at many variety of fab and process nodes.
>Rapid Bridge:The smallest high speed interface IP and revolutionary ASIC provider.
>Target:EDA tool to accelerate the Design and Programming of Application-Specific Processor
出展者セミナー  
イノテック(株)
1月22日(木)
日本発
新製品
時間:11:30 〜 12:15   会場:DM5
先端プロセスに対応した業界最小クラスの高密度DDR2/3、Serdes PHY等 各種高速IO IP及び革新的なIO設計環境のご紹介
Ardeshir Hadaegh
Rapid Bridge LLC
Solutions & System Architect
高速IOの開発でお困りの方に朗報です!
業界初のテンプレートドリブンIOリング設計環境を実現。Rapid Bridge社が提供する設計環境を利用することで設計者は非常に小エリア、高速、低消費なメモリーインターフェース(DDR2/3),Serdes(PCIex,SATA,etc)PHY等の各種高速IOを非常に簡単且つ短期間に開発できます。プロセスも90,65nm等でシリコン実績もあり、45/40nm向け対応も予定しております。本セッションではRapid Bridge社が提供するIOリング設計環境及び各種高速IOのご紹介を致します。
1月22日(木) 時間:14:30 〜 15:15   会場:DM5
90nm/45nm Nextremeシリーズを用いた原価低減並びに消費電力低減のご提案

Niall Battson
eASIC Corporation
Senior Product Manager
大容量・高速通信のニーズに答えるための無線ネットワーク装置が不可欠となる中で、消費電力やコスト削減することが急務となっております。
当セミナーでは、無線ネットワーク装置の機能ブロックを用いて、低消費電力化と原価低減のためのソリューションをご提案致します。
1月22日(木) 時間:15:30 〜 16:15   会場:DM5
今日のOCP、AMBAベース SoC のネットワーク・オン・チップ化
内田 雄吾
イノテック株式会社
ICソリューション本部 技師
システムの多機能化、要求される性能や消費電力を満たすためSoCのマルチコア化が進んでいる一方、コアを接続するための今日のバス、クロスバー、またそれらの組み合わせでは性能の確保、消費電力、タイミングクローズの点で限界が来ています。Arteris社では現状のバスにかわるソリューションとしてネットワーク・オン・チップ(NoC)を提供しています。Arteris NoCは現状のOCP、AMBAプロトコルのIPをシームレスに統合できます。本セミナーでは、高スループット、容易なタイミング収束、柔軟なトポロジ定義、クロック/パワー/ボルテージ・ドメインのサポート、複雑なQoSのサポートを実現できるArteris NoCをご紹介致します。
1月22日(木) 時間:16:30 〜 17:15   会場:DM5
ASIPのアドバンテージ "ハイパフォーマンス・ローパワー・ソフトウェアプログラマブルなSoCの設計手法"
Gert Goossens
Target Compiler Technologies N.V.
CEO
現在のSoCは、ますます多くのソフトウェア・プログラマブルなプロセッサコアからできています。厳しいパフォーマンスと消費電力の要件には、アプリケーションに特化したプロセッサ(ASIP)を使うことが必要とされます。ASIPの構想が広く受け入れられてきている一方で、必要とされるますます多くの組み込みソフトウェアがSoC設計者に新しいチャレンジを課しています。
本セミナーでは、Target社のIP Designerツール・スイートがどのようにこれらのチャレンジを解決するかについてご紹介致します。IP DesignerはASIPのためのアーキテクチャの最適化、ローパワーRTLの生成、そしてCコンパイラをベースとしたソフトウェア開発キット(SDK)の自動生成を可能にします。また実際の採用事例にて、生成されたASIPのパワー効率と最適化されたCコンパイラの高い品質をご説明致します。

1月23日(金) 時間:11:30 〜 12:15   会場:DM2
業界初!標準CMOSプロセス及びコンパイラーベース設計に対応したcoolSRAM-1T、その他各種メモリーIPのご紹介
泉野 人志
イノテック株式会社
ICソリューション本部 ASIC統括部 技師
Novelics社が提供する各種メモリーIPは、独自の周辺回路、ビットセル技術を採用することで他社製品と比較して高速、高密度は勿論、非常に低消費電力な性能を発揮致します。TSMC社をはじめ各種ファウンダリプロセス及びテクノロジーノードでシリコン実績もございます。設計者は高性能なコンパイラー MemQuestを使用することでターゲットデザインに最適な高性能なメモリーインスタンスを容易に開発できます。本セッションではNovelics社の各種メモリーIPラインナップ/コンパイラー及び製品特徴をご紹介致します。
1月23日(金) 時間:11:30 〜 12:15   会場:DM5
ネットワーク・オン・チップ搭載 SoC の設計、検証フロー
内田 雄吾
イノテック株式会社
ICソリューション本部 技師
今日のバスに代わるソリューションとして、ネットワーク・オン・チップ(NoC)が注目を集めています。本セミナーでは、いかにアプリケーションの要求に合った最適なNoCを設計していけるか、設計したNoCをどのようにSoCへ統合するか、NoCの機能やパフォーマンスをどのように検証していくかのNoCデザイン、統合、検証フローにフォーカスしてArteris社の提供するNoCソリューションをご紹介致します。
1月23日(金)
新製品
時間:13:30 〜 14:15   会場:DM5
最先端の45nm LPプロセスを使って、手軽にLSIを開発してみませんか? Nextreme2 紹介
Niall Battson
eASIC Corporation
Senior Product Manager
Nextreme2は、セルベースASICで問題となる膨大なマスク費用が不要で、少量プロトタイプや量産デバイスを短納期、低価格で実現します。最先端の45nm LPプロセスの導入とセルアーキテクチャの改良により動作周波数は最大700Mhzを実現し、消費電力については最先端のFPGAと比較して80%の削減を可能とします。
1月23日(金)
世界初
日本発
新製品
時間:14:30 〜 15:15   会場:DM5
業界初!TSMC社65nm対応の低NRE、低単価、高性能な新型ゲートアレイ Liquid ASICのご紹介

Ardeshir Hadaegh
Rapid Bridge LLC
Solutions & System Architect
Rapid Bridge社は先端プロセス(TSMC社90,65nm)に対応した新型See of Transistorアーキテクチャを開発致しました。またIO部には独自開発のテンプレートドリブンアーキテクチャを採用し非常に高性能な各種高速IOを実装できます。その他高性能なスタセル、メモリー、アナログマクロ、CPU等のIPも用意しております。これら設計環境をご利用頂くことでCB ASICと同等以上の高性能なASICを短期間且つ低コストで開発できます。本セッションでは新型ゲートアレイ Liquid ASICの設計環境及び基本性能、製品ラインナップ等をご紹介致します。

プレスリリース ・ARTERIS NETWORK ON CHIP (NoC) SELECTED BY NEC ELECTRONICS EUROPE FOR ADVANCED DEVELOPMENT OF COMPLEX SOC APPLICATIONS(2009/1/19)
   
   



 
 




有限責任中間法人 日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております