Electronic Design and Solution Fair 2009
 
(株)エッチ・ディー・ラボ
hd Lab, Inc.
306
 
 
所在地 〒222-0033
神奈川県横浜市港北区新横浜3-1-4
プラスタリアビル4F
3-1-4 Shin-Yokohama, Kohoku-ku, Yokohama
連絡先 セールスグループ
Sales Group
TEL:045-477-4315
FAX:045-477-4316
E-mail:sales@hdlab.co.jp
URL:http://www.hdlab.co.jp/
出展物紹介  弊社ブースではJEDA Technologys社のSystemC検証ツールやCertess社の検証環境評価ツールの展示・デモを行っております。また、SystemC関連ソリューションの展示やhdLabの従来からのサービスでもある教育関連の展示も行っております。
 SystemC動作合成スタイルガイドの書籍版の販売を開始し、TLMトレーニングコースの開発をしました。弊社では今後も多くのSystemCのソリューションを提供していきます。
 ブースへはお気軽にお立ち寄りください。
出展者セミナー  
(株)エッチ・ディー・ラボ
1月23日(金) 時間:15:30 〜 16:15   会場:E204
LSI設計におけるC/C++/SystemC機能モデルと機能検証メソドロジのご紹介
若月 慎治
テクニカルグループ
 セミナーの前半では、ダイナミックベースの機能検証メソドロジとしてアサーション、カバレッジ、ランダムについて説明し、また数多あるカバレッジの定義を整理し、それぞれのカバレッジ定義を実際の記述を使って説明します。
 後半では、C/C++/SystemCにおける機能モデルの用途 VirtualPlatform向け/高位合成向け/RTL機能検証の為のレファレンス向け毎に特徴等を説明し、それぞれに必要な機能検証メソドロジを提案します。

 カバレッジという言葉、必要性は知っているけど具体的な定義、記述は知らない。C/C++/SystemCモデルの使い方について迷われている方ぜひ受講下さい。
 具体的な記述についてはJEDA社の機能検証ツールを用い、一般的なツールとの比較説明と、新製品OSCI TLM2.0 Checkerの説明を行います。


1月23日(金) 時間:16:30 〜 17:15   会場:E205
機能検証の能力をチェックするメソドロジ『Functional Qualification』のご紹介
平井 一
テクニカルグループ
 意図的にバグを含む設計をテストさせ、それを検出できるかを評価する「ミューテーション解析」技術を応用した、Certess社が提唱するメソドロジ『Functional Qualification』と、それを実装したツール『Certitude』をご紹介します。

 従来の手法では把握できなかった情報を提供し、機能検証環境の能力を客観的に把握できる唯一のメソドロジです。

   
   



 
 




有限責任中間法人 日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております