Electronic Design and Solution Fair 2009
 
ChipVision Design Systems 809
 
 
所在地
2880 Zanker Rd, Ste 203
San Jose, CA 95134
USA
連絡先
Craig Cochran, VP of Marketing & Business Development
TEL:+1 408 449 4550
FAX:+1 408 432-7235
E-mail:craig@chipvision.com
URL:http://www.chipvision.com
出展物紹介 ChipVisionの特許取得済みの低消費電力ESL合成ツール、PowerOpt (TM)は、システム・レベルの消費電力の正確な解析を実現し、手作業でのRTL設計と比較して自動的に最大75%の消費電力削減を達成します。また、本製品に含まれるソフトウェアは、低消費電力向けの最適化を行うと同時に、ANSI CおよびSystemCのコードをVerilog RTL設計に合成し、自動的に最も低消費電力のRTLアーキテクチャを生成します。ChipVisionのソリューションは、ANSI C, SystemC, CPF及びUPF等のオープンな業界スタンダードをベースとしています。ChipVisionに関するさらなる詳細情報については、www.chipvision.comをご参照下さい。

ChipVision's patented PowerOpt (TM) product enables semiconductor developers to accurately analyze power consumption at the system level and automatically achieve power savings of up to 75 percent compared to RTL designed by hand. The software optimizes for low power while synthesizing ANSI C and SystemC code into Verilog RTL designs, automatically producing the lowest-power RTL architecture. The company's solutions are based on open industry standards such as ANSI C, SystemC, CPF and UPF. For more information about ChipVision, visit www.chipvision.com.
出展者セミナー  
ChipVision Design Systems
1月22日(木)
日本発
時間:12:30 〜 13:15   会場:CM3
ESL Low-Power Design
Lars Kruse
VP of Engineering
ChipVisionの特許取得済みの低消費電力ESL合成ツール、PowerOpt (TM) は、低消費電力向けの最適化を行うと同時に、ANSI CおよびSystemCのコードをVerilog RTL設計に合成し、自動的に最も低消費電力のRTLアーキテクチャを生成します。ChipVisionのソリューションは、手作業でのRTL設計と比較して自動的に最大75%の消費電力削減を達成します。

   
   



 
 




有限責任中間法人 日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております