Electronic Design and Solution Fair 2009
 
(株)半導体理工学研究センター(STARC)
Semiconductor Technology Academic Research Center
402
 
 
所在地 〒222-0033
横浜市港北区新横浜3-17-2 友泉新横浜ビル6階
連絡先 企画部
Planning Dept.
TEL:045-478-3300
FAX:045-478-3310
URL:http://www.starc.jp
出展物紹介 未来を創る”STARCの革新的設計技術と標準化”を
パネル展示とデモ紹介、ブース内プレゼンテーションでご紹介します。

【STARCの革新的設計技術】
 ・STARCAD-CEL(プロセスフレンドリー設計)が
  目指すもの 〜32nmへのチャレンジ〜
 ・STARCAD-Clouseau(テスト&故障解析)
   32nm世代に向けた品質と効率を追求する
   テスト技術
 ・ナノCMOS世代のアナログ設計技術
 ・次世代回路アーキテクチャ技術開発

【STARCの標準化技術】
 ・IP機能検証ガイド
 ・STARC TLモデリングガイド第2版
 ・HiSIMの世界標準化達成
 を中心にSTARC標準化技術を紹介

【産学連携】
 ・大学共同研究・教育
出展者セミナー  
(株)半導体理工学研究センター(STARC)
1月22日(木) 時間:13:30 〜 14:15   会場:F202
未来を創る”STARCの革新的設計技術と標準化”
古井 芳春
企画部 部長代理

西口 信行
執行役員開発第1部長
【STARCの標準化技術】
 ・IP機能検証ガイド
 ・TLモデリングガイド
 ・HiSIM標準化
 を中心にSTARC標準化技術を紹介します
【STARCの革新的設計技術】
 ・STARCAD-CEL(プロセスフレンドリー設計)が
  目指すもの 〜32nmへのチャレンジ〜
1月22日(木) 時間:14:30 〜 15:15   会場:F202
未来を創る”STARCの革新的設計技術と標準化”
畠山 一実
開発第2部 テスト&故障解析開発室 チームリーダー

横溝 剛一
開発第2部 Mixed Signal開発室 担当部長
【STARCの革新的設計技術】
 ・STARCAD-Clouseau(テスト&故障解析)における
  品質と効率を追求するテスト技術への取組み
 ・ナノCMOS世代のアナログ設計技術

   
   



 
 




有限責任中間法人 日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております