Electronic Design and Solution Fair 2009
ASIP Solutions, Inc. [JEVeC Village]
所在地 〒565-0871
大阪府吹田市山田丘2-1 大阪大学
A-308 Center for Advanced Science and Innovation,
Osaka University 2-1 Yamadaoka, Suita, Osaka
565-0871, Japan
連絡先 営業部
Sales Division
出展物紹介 新製品
ASIP技術を用いると、特定の応用分野に適した、高性能で消費電力が少ないプロセッサが実現できます。ASIP Meisterは特定用途向き命令セットプロセッサ(ASIP)開発環境です。
ASIP Meisterに設計対象プロセッサのアーキテクチャ仕様と命令のマイクロ動作を入力することにより、高品質のHDL記述(VHDL、Verilog HDL)とソフトウェア開発ツール(コンパイラ、アセンブラ、デバッガなど)が自動生成できます。これにより、応用分野に適したプロセッサと応用プログラム開発ツールを短期間で開発できます。
当日は、ASIP Meisterのデモ、ASIP Meisterを用いて設計されたプロセッサの紹介のほか、ASIP Meisterのオプション製品として、テストベンチ・ジェネレータやプロファイラ・ジェネレータも展示いたします。

Processor Design Revolution!
Using ASIP technology, processors can be designed to be best suited for specific applications with high performance low power consumption. ASIP Meister is an application specific instruction set processor development environment.
With ASIP Meister, by specifying the targeted processor architecture specifications and the micro behaviour of the instructions, high quality HDL description language (VHDL, Verilog HDL) and software development tools (compiler, assembler, debugger...) can be automatically generated. Consequently, processors best suited for specific applications and the corresponding program development tools can be developed in very minimal time.
In this exhibition, ASIP Meister and the designs of processors adopting ASIP Meister models will be introduced. Furthermore, optional products such as Test Bench Generator and a Profiler Gererator will also be exhibited.


有限責任中間法人 日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております