Electronic Design and Solution Fair 2009
 
(株)ジェム・デザイン・テクノロジーズ【JEVeCビレッジ】
Gem Design Technologies, Inc. [JEVeC Village]
411
 
 
所在地 〒808-0135
福岡県北九州市若松区ひびきの1-8
1-8 Hibikino, Wakamatsu, Kitakyushu, Fukuoka, Japan
連絡先 株式会社 ジェム・デザイン・テクノロジーズ
村田 洋
Gem Design Technologies, Inc.
Hiroshi Murata
TEL:093-691-0030
FAX:093-691-0036
E-mail:murata@gemdt.com
URL:http://www.gemdt.com
出展物紹介 世界初
SiPフィージビリティスタディツール "GemPackage"の最新バージョンを出展いたします。本格設計に先立ちSiPが実現可能か検討するために次のような機能を搭載しています。
- ボードを考慮してパッケージIO最適化
- パッケージを考慮してチップIO最適化
- チップ-パッケージ-ボード素通し設計
- ワイヤーボンディング設計が速い
- インターポーザー配線可否検討が速い
- グーグルアース/スケッチアップ活用3次元観察
- CADへの接続(ケイデンス社APD)
- 電磁界解析ツールへの接続(アンソフト社HFSS,TPA他)
- FBGA, PBGA, SiP, MCM, PoP, シリコン基板SiP


We present the latest version of SiP Feasibility Study Tool "GemPackage". This product enables you to examine if your SiP is possible, before going into the detailed design phase, by providing following functionalities.
- Quick wire/FC bonding design
- Semi-auto interposer routability analysis
- Chip-Package-Board super hierarchical view
- 3D observation using Google Earth/SketchUp
- Link to CAD systems (Cadence APD)
- Link to EM analysis tools (Ansoft HFSS,TPA,etc)
- For FBGA, PBGA, SiP, MCM, PoP, Si-Interposer
   
   



 
 




有限責任中間法人 日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております