ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 両日を選択 1月22日(木) 1月23日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで複数選択が可能です

検索条件>>
日付: 両日を選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
アトレンタ(株)
1月23日(金) 時間:16:30 〜 17:15  会場:DM1
大規模LSIのインテグレーションを加速する1Team-Genesisのご紹介
小宮 健一
シニアフィールドアプリケーションエンジニア
ますます大規模化、複雑化するLSIに対応するため、インテグレーションフローを自動化して生産性向上を目指す動きが活発になっています。従来は、レジスタの管理やトップの接続など、フローの一部の自動化が行われていましたが、設計全体での生産性の向上には限界がありました。Atrenta社がご提供する1Team-Genesisは、設計フロー全体をカバーする事で大幅な生産性の向上を可能にする、最新LSIインテグレーションツールです。

(株)アプリスター
1月23日(金) 時間:13:30 〜 14:15  会場:CM3
最新FPGAボードを用いたシミュレーションの高速化とプロトタイピング
Mr.Mike Dini
The Dini Group President

藤永 康博
アルデック・ジャパン(株) 社長
ASIC・FPGA開発におけるFPGAボードを用いた高速検証ソリューションとして、DINI社の最新FPGAを搭載したプロトタイピングボード、ならびにアルデック社HESによるRTLシミュレーションの加速化手法をご紹介します。

アルデック・ジャパン(株)
1月22日(木) 時間:15:30 〜 16:15  会場:DM2
最新FPGAボードを用いたシミュレーションの高速化とプロトタイピング
藤永 康博
代表取締役

Mr. Mike Dini The Dini Group President
ASIC・FPGA開発におけるFPGAボードを用いた高速検証ソリューションとして、DINI社の最新FPGAを搭載したプロトタイピングボード、ならびにアルデック社HESによるRTLシミュレーションの加速化手法をご紹介します。

アンソフト・ジャパン(株)【電磁界解析・SI/PI テクノロジ・ゾーン】
1月23日(金) 時間:11:30 〜 12:15  会場:CM3
別々に考えては成り立たないSI/PI/EMC/EMI問題を解決!
門田 和博
新横浜オフィス
大容量データ伝送に伴い、電子機器設計において、シグナルインテグリティ・パワーインテグリティ・EMC/EMIの問題がへの対応が必要となっています。これまでのLSI・パッケージ・PCB・筐体と別々に設計されていた電子機器も統合的な設計をする必要に迫られています。
本セミナーでは、切り離して考えては成り立たないシグナルインテグリティ・パワーインテグリティ・EMC/EMI問題を解決する統合設計手法についてご紹介します。

イノテック(株)
1月22日(木) 時間:11:30 〜 12:15  会場:DM5
先端プロセスに対応した業界最小クラスの高密度DDR2/3、Serdes PHY等 各種高速IO IP及び革新的なIO設計環境のご紹介
Ardeshir Hadaegh
Rapid Bridge LLC
Solutions & System Architect
高速IOの開発でお困りの方に朗報です!
業界初のテンプレートドリブンIOリング設計環境を実現。Rapid Bridge社が提供する設計環境を利用することで設計者は非常に小エリア、高速、低消費なメモリーインターフェース(DDR2/3),Serdes(PCIex,SATA,etc)PHY等の各種高速IOを非常に簡単且つ短期間に開発できます。プロセスも90,65nm等でシリコン実績もあり、45/40nm向け対応も予定しております。本セッションではRapid Bridge社が提供するIOリング設計環境及び各種高速IOのご紹介を致します。
1月22日(木) 時間:14:30 〜 15:15  会場:DM5
90nm/45nm Nextremeシリーズを用いた原価低減並びに消費電力低減のご提案

Niall Battson
eASIC Corporation
Senior Product Manager
大容量・高速通信のニーズに答えるための無線ネットワーク装置が不可欠となる中で、消費電力やコスト削減することが急務となっております。
当セミナーでは、無線ネットワーク装置の機能ブロックを用いて、低消費電力化と原価低減のためのソリューションをご提案致します。
1月22日(木) 時間:15:30 〜 16:15  会場:DM5
今日のOCP、AMBAベース SoC のネットワーク・オン・チップ化
内田 雄吾
イノテック株式会社
ICソリューション本部 技師
システムの多機能化、要求される性能や消費電力を満たすためSoCのマルチコア化が進んでいる一方、コアを接続するための今日のバス、クロスバー、またそれらの組み合わせでは性能の確保、消費電力、タイミングクローズの点で限界が来ています。Arteris社では現状のバスにかわるソリューションとしてネットワーク・オン・チップ(NoC)を提供しています。Arteris NoCは現状のOCP、AMBAプロトコルのIPをシームレスに統合できます。本セミナーでは、高スループット、容易なタイミング収束、柔軟なトポロジ定義、クロック/パワー/ボルテージ・ドメインのサポート、複雑なQoSのサポートを実現できるArteris NoCをご紹介致します。
1月22日(木) 時間:16:30 〜 17:15  会場:DM5
ASIPのアドバンテージ "ハイパフォーマンス・ローパワー・ソフトウェアプログラマブルなSoCの設計手法"
Gert Goossens
Target Compiler Technologies N.V.
CEO
現在のSoCは、ますます多くのソフトウェア・プログラマブルなプロセッサコアからできています。厳しいパフォーマンスと消費電力の要件には、アプリケーションに特化したプロセッサ(ASIP)を使うことが必要とされます。ASIPの構想が広く受け入れられてきている一方で、必要とされるますます多くの組み込みソフトウェアがSoC設計者に新しいチャレンジを課しています。
本セミナーでは、Target社のIP Designerツール・スイートがどのようにこれらのチャレンジを解決するかについてご紹介致します。IP DesignerはASIPのためのアーキテクチャの最適化、ローパワーRTLの生成、そしてCコンパイラをベースとしたソフトウェア開発キット(SDK)の自動生成を可能にします。また実際の採用事例にて、生成されたASIPのパワー効率と最適化されたCコンパイラの高い品質をご説明致します。

1月23日(金) 時間:11:30 〜 12:15  会場:DM2
業界初!標準CMOSプロセス及びコンパイラーベース設計に対応したcoolSRAM-1T、その他各種メモリーIPのご紹介
泉野 人志
イノテック株式会社
ICソリューション本部 ASIC統括部 技師
Novelics社が提供する各種メモリーIPは、独自の周辺回路、ビットセル技術を採用することで他社製品と比較して高速、高密度は勿論、非常に低消費電力な性能を発揮致します。TSMC社をはじめ各種ファウンダリプロセス及びテクノロジーノードでシリコン実績もございます。設計者は高性能なコンパイラー MemQuestを使用することでターゲットデザインに最適な高性能なメモリーインスタンスを容易に開発できます。本セッションではNovelics社の各種メモリーIPラインナップ/コンパイラー及び製品特徴をご紹介致します。
1月23日(金) 時間:11:30 〜 12:15  会場:DM5
ネットワーク・オン・チップ搭載 SoC の設計、検証フロー
内田 雄吾
イノテック株式会社
ICソリューション本部 技師
今日のバスに代わるソリューションとして、ネットワーク・オン・チップ(NoC)が注目を集めています。本セミナーでは、いかにアプリケーションの要求に合った最適なNoCを設計していけるか、設計したNoCをどのようにSoCへ統合するか、NoCの機能やパフォーマンスをどのように検証していくかのNoCデザイン、統合、検証フローにフォーカスしてArteris社の提供するNoCソリューションをご紹介致します。

<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>