ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 両日を選択 1月22日(木) 1月23日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで複数選択が可能です

検索条件>>
日付: 両日を選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
イノテック(株)
1月23日(金) 時間:13:30 〜 14:15  会場:DM5
最先端の45nm LPプロセスを使って、手軽にLSIを開発してみませんか? Nextreme2 紹介
Niall Battson
eASIC Corporation
Senior Product Manager
Nextreme2は、セルベースASICで問題となる膨大なマスク費用が不要で、少量プロトタイプや量産デバイスを短納期、低価格で実現します。最先端の45nm LPプロセスの導入とセルアーキテクチャの改良により動作周波数は最大700Mhzを実現し、消費電力については最先端のFPGAと比較して80%の削減を可能とします。
1月23日(金) 時間:14:30 〜 15:15  会場:DM5
業界初!TSMC社65nm対応の低NRE、低単価、高性能な新型ゲートアレイ Liquid ASICのご紹介

Ardeshir Hadaegh
Rapid Bridge LLC
Solutions & System Architect
Rapid Bridge社は先端プロセス(TSMC社90,65nm)に対応した新型See of Transistorアーキテクチャを開発致しました。またIO部には独自開発のテンプレートドリブンアーキテクチャを採用し非常に高性能な各種高速IOを実装できます。その他高性能なスタセル、メモリー、アナログマクロ、CPU等のIPも用意しております。これら設計環境をご利用頂くことでCB ASICと同等以上の高性能なASICを短期間且つ低コストで開発できます。本セッションでは新型ゲートアレイ Liquid ASICの設計環境及び基本性能、製品ラインナップ等をご紹介致します。

(株)エーイーティー【電磁界解析・SI/PI テクノロジ・ゾーン】
1月23日(金) 時間:12:30 〜 13:15  会場:E204
高速化の進むLSIパッケージ設計における電磁界シミュレーション
乙地 享
技術部
LSIパッケージの高速伝送設計に使われている3次元電磁界シミュレーター“MW STUDIO”をご紹介致します。

ATEサービス(株)
1月23日(金) 時間:11:30 〜 12:15  会場:DM6
チップレベルのパワーインテグリティ解析
本田 裕
オンチップ電源グリッドを対象とした解析ツール、
XcitePIを紹介する。設計初期段階での仮想チップ
モデリングや、タイムドメイン/周波数ドメイン双方の
観点からの検証、パッケージを考慮した連携
シミュレーションなど、各種機能について触れる。

(株)エッチ・ディー・ラボ
1月23日(金) 時間:15:30 〜 16:15  会場:E204
LSI設計におけるC/C++/SystemC機能モデルと機能検証メソドロジのご紹介
若月 慎治
テクニカルグループ
 セミナーの前半では、ダイナミックベースの機能検証メソドロジとしてアサーション、カバレッジ、ランダムについて説明し、また数多あるカバレッジの定義を整理し、それぞれのカバレッジ定義を実際の記述を使って説明します。
 後半では、C/C++/SystemCにおける機能モデルの用途 VirtualPlatform向け/高位合成向け/RTL機能検証の為のレファレンス向け毎に特徴等を説明し、それぞれに必要な機能検証メソドロジを提案します。

 カバレッジという言葉、必要性は知っているけど具体的な定義、記述は知らない。C/C++/SystemCモデルの使い方について迷われている方ぜひ受講下さい。
 具体的な記述についてはJEDA社の機能検証ツールを用い、一般的なツールとの比較説明と、新製品OSCI TLM2.0 Checkerの説明を行います。


1月23日(金) 時間:16:30 〜 17:15  会場:E205
機能検証の能力をチェックするメソドロジ『Functional Qualification』のご紹介
平井 一
テクニカルグループ
 意図的にバグを含む設計をテストさせ、それを検出できるかを評価する「ミューテーション解析」技術を応用した、Certess社が提唱するメソドロジ『Functional Qualification』と、それを実装したツール『Certitude』をご紹介します。

 従来の手法では把握できなかった情報を提供し、機能検証環境の能力を客観的に把握できる唯一のメソドロジです。

(株)沖ネットワークエルエスアイ
1月22日(木) 時間:13:30 〜 14:15  会場:E205
いまさら聞けない検証アウトソーシングの常識と実態
〜設計会社が提案する最適なマネージメントとは〜

栗田敏明
マーケティング本部営業推進部長
昨年のEDSフェアーのセミナーにて講演を行った「いまさら聞けない設計アウトソーシングの常識と実態」は大変な好評をいただきました。本年度は内容をカスタマイズし、検証に特化した内容でお届けいたします。昨年のセミナーを聞き逃された方、検証のアウトソーシングを検討されている検証マネージャーの方、また過去アウトソーシングで失敗したご経験のあるマネージャーの方など、必聴のセミナーです。
1月23日(金) 時間:13:30 〜 14:15  会場:E205
手戻りはもうさせない!システム機器、開発のポイント
〜最新SoC設計検証技術のFPGAへの応用〜

森義一
デザイン本部シニアマネージャー
現在、システム機器開発は開発期間の短期間化や性能/機能の向上に加え、製品に対する品質も厳しく求められています。この要求を妨げるのが、設計の手戻りです。仕様の見直し、仕様誤りへの気付き、後工程での重大バグ検出などの理由から設計工程に手戻りが発生し、開発期間や品質へ重大な影響を及ぼします。
「手戻りのない設計を行うこと」が、システム機器開発の成功ポイントと言うことができるのではないでしょうか。
このセミナーでは、システム機器開発におけるFPGA設計をターゲットとし、先端のSoC設計検証技術を用いて、システム機器開発を効率化し、品質を向上させるポイントをご紹介するとともに、それらを実現する弊社のサービスを紹介いたします。

カーボン・デザイン・システムズ・ジャパン(株)
1月22日(木) 時間:14:30 〜 15:15  会場:CM3
Carbon SoC Designer & Carbon Model Studio:
Solving The System Model Challenge

大石敏久
アプリケーション エンジニア グループ
ディレクター
Carbon SoC Designer (旧ARM社製品)は、SoC開発前の仮想環境を実現し、豊富なモデル群と強力なプロファイル機能により、アーキテクチャ評価、システム性能評価、バストラフィック解析、ファームウェア先行開発やそのチューニング等に威力を発揮します。Carbon Model StudioでRTLから生成するCarbonモデルをネイティブに組み込むことでサイクル精度100%の検証が可能になります。
1月23日(金) 時間:14:30 〜 15:15  会場:CM3
Carbon SoC Designer & Carbon Model Studio:
Solving The System Model Challenge

大石敏久
アプリケーション エンジニア グループ
ディレクター
Carbon SoC Designer (旧ARM社製品)は、SoC開発前の仮想環境を実現し、豊富なモデル群と強力なプロファイル機能により、アーキテクチャ評価、システム性能評価、バストラフィック解析、ファームウェア先行開発やそのチューニング等に威力を発揮します。Carbon Model StudioでRTLから生成するCarbonモデルをネイティブに組み込むことでサイクル精度100%の検証が可能になります。

<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>