ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 両日を選択 1月22日(木) 1月23日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで複数選択が可能です

検索条件>>
日付: 両日を選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
カリプト・デザイン・システムズ(株)
1月22日(木) 時間:14:30 〜 15:15  会場:E204
RTLデザインにおけるシーケンシャル・クロック・ゲーティングの効果
- PowerProの実力と実績 -

Uday B. Das, 長南 純一
Senior Corporate AE
シニア・フィールド・アプリケーション・エンジニア
各種アプリケーション向けのハードウェアに対する市場からの要求は高機能化、低消費電力化、微細化の一途をたどっています。これにより設計現場では新たな設計メソドロジの探求、設計効率化、そしてTATの短縮を余儀なくされています。

Calypto社では、RTLでのClock Gating設計、検証の完全自動のフローを提供します。

PowerPro-CG(設計ツール)は、RTL設計において従来の技術では見つけられなかったClock Gating論理をシーケンシャル・アナリシスにより発見し自動挿入したRTLを自動生成します。また、SLEC-CG(検証ツール)によりPowerPro適用前後のRTLを形式的手法にて等価検証を行います。

このセミナーではWorld WideおけるPowerPro-CG/SLEC-CGの適用事例、最新機能についてもご紹介致します。
1月23日(金) 時間:14:30 〜 15:15  会場:E204
RTLデザインにおけるシーケンシャル・クロック・ゲーティングの効果
- PowerProの実力と実績 -

Uday B. Das, 長南 純一
Senior Corporate AE
シニア・フィールド・アプリケーション・エンジニア
各種アプリケーション向けのハードウェアに対する市場からの要求は高機能化、低消費電力化、微細化の一途をたどっています。これにより設計現場では新たな設計メソドロジの探求、設計効率化、そしてTATの短縮を余儀なくされています。

Calypto社では、RTLでのClock Gating設計、検証の完全自動のフローを提供します。

PowerPro-CG(設計ツール)は、RTL設計において従来の技術では見つけられなかったClock Gating論理をシーケンシャル・アナリシスにより発見し自動挿入したRTLを自動生成します。また、SLEC-CG(検証ツール)によりPowerPro適用前後のRTLを形式的手法にて等価検証を行います。

このセミナーではWorld WideおけるPowerPro-CG/SLEC-CGの適用事例、最新機能についてもご紹介致します。

コーウェア(株)
1月23日(金) 時間:13:30 〜 14:15  会場:F202
マルチコアSoCのアーキテクチャ探求、早期ソフトウェア開発を実現する統合ESL設計ソリューションの紹介
川原常盛
取締役 営業技術本部長
Platform Architectが提供するマルチコアSoCのアーキテクチャを最適化するためにの各種解析機能や特徴的な機能と、Virtual Platformが提供する、マルチコア向けデバッグを実現するデバッグ・サーバ、ソフトウェアの最適化を行うための解析開発機能、および実機では実現できない仮想開発環境の特徴的な機能をデモを交えて紹介します。

コ・フルエント デザイン
1月23日(金) 時間:10:30 〜 11:15  会場:DM3
高位抽象化によるシステム検討・アーキテクチャ探索を実現するツール
Masami Yamashita (山下正美)
APAC Regional Manager
RTLからESLへのパラダイムシフトがより高位の設計抽象化によって具体化してきた。これは複雑化している状況に早期対処する為のHW/SW協調設計に対して、C-ベースのシミュレーション技術が活用される様になった為である。
システムCは、サイクル精度若しくはトランザクションレベル(TLM)でのHW/SW協調シミュレーションの業界標準として出現してきた。
しかし、仮想プロトタイピング技術はHW/SW分割後のみに使われている現状であり、また組み込みソフトウエアと、必要なすべてのハードIPを完全記述したものを用意しなければならない。これらの準備にかなりの労力とコストがかかり、それによってアーキテクチュア構築が柔軟性をなくしている。
コ・フルーエントデザインは、組み込みシステム及びSOC(HW/SW分割前と分割中)のアーキテクチュア探索と性能解析に対して新たなESLモデリングとシミュレーション手法を提供している。
 30年以上の研究開発をベースとしたCoFluent Studioは、TL3に対応したメッセージレベルモデリング(MLM)での完全なHW/SWシステムの記述を可能にした。MLMは簡単な図形及びC-言語で記述できる。
ツールはシステムCを自動生成し、ビヘイビア、実時間、アーキテクチュア及びパフォーマンスのシミュレーションを実行可能な状態で表現する。
コ・フルーエントモデルは、ユーザーによって記述されたビヘイビア若しくはジェネリックなパフォーマンスモデルから生成されるので、組み込みソフトコード、ISS、及びハードIPなど必要としない。
コ・フルーエントは、Y設計フローをベースとしている。Y設計フローとは、タイムド・ビヘイビア視点と実行プラットフォーム視点を分離し、その後マクロなアーキテクチュアモデルを得るために、それらをマッピングさせる手法である。
このY設計-フローとユニークなドラッグ&ドロップ・マッピング機能によって、無制限のアーキテクチュア探索が可能となり、またそれとともに、多種のパフォーマンス解析を実行できる。それらは、リソース利用状況及び負荷状況、メモリ使用エリア、消費電力、コスト・シリコン面積などの動的プロファイルのモニターを含む。
 実行可能な仕様モデル及びゴールデンレファレンスモデル・テストケースを提供することによって、CoFluent Studioツールは、プラットフォーム開発者、アプリケーション開発者及び外部のサブコントラクタなどとの共通のコミュニケーション環境構築にも役立つ。

Certicom Corp.【新興ベンダエリア】
1月23日(金) 時間:10:30 〜 11:15  会場:DM1
Anti-Counterfeiting: SOC Digital Content Protection and Management
Craig Rawlings
Senior Director of Product Management
As the investment and value of intellectual property and other digital assets within a system device increases, it becomes critical to provide technical protections. This means that hardware based security is needed.

A security protocol called Elliptic Curve Cryptography (ECC) provides government level, strong public key encryption with an ultra small hardware footprint. Correspondingly, ECC powers the enterprise class Asset Management System which securely distributes and manages digital assets throughout a semiconductor company's supply chain.

CyberTec(株)
1月22日(木) 時間:11:30 〜 12:15  会場:E205
JASPER社 新製品発表会 
フォーマル検証のJASPERが、新分野を開拓

野々下 博
取締役 テクノロジスト
先進のフォーマル検証ツールJasperGoldで業界をリードするJasper社では、さらにそのフォーマル技術の活用範囲を広げ、長年の課題であった設計者によるセルフテストの問題および設計再利用の問題を解決すべく新製品をリリースいたします。
当セミナーでは、従来の機能検証ツールでは解決できていない新分野をカバーするJasper社の新製品をご紹介いたします。
1月23日(金) 時間:13:30 〜 14:15  会場:E204
JASPER社 新製品発表会 
フォーマル検証のJASPERが、新分野を開拓

野々下 博
取締役 テクノロジスト
先進のフォーマル検証ツールJasperGoldで業界をリードするJasper社では、さらにそのフォーマル技術の活用範囲を広げ、長年の課題であった設計者によるセルフテストの問題および設計再利用の問題を解決すべく新製品をリリースいたします。
当セミナーでは、従来の機能検証ツールでは解決できていない新分野をカバーするJasper社の新製品をご紹介いたします。

サン・マイクロシステムズ(株)
1月22日(木) 時間:12:30 〜 13:15  会場:DM4
Sunの最新x64サーバ紹介
”45nm Quad-Core AMD Opteron(TM) プロセッサ (コードネーム:Shanghai) 搭載”

的場 謙一郎(Sun), 山野 洋幸(AMD)
サン・マイクロシステムズ株式会社 x86 システムビジネス推進本部 プロダクトマネージャー
日本AMD株式会社 エンタープライズプロダクトマーケティング部 部長
高性能・大容量メモリ・省スペース・低消費電力の特徴を備え、EDA環境に最適なSun x86サーバの最新情報をご紹介します。Sunは、12月にAMDの新世代プロセッサ(コードネーム=Shanghai)搭載の新モデルも提供開始いたしました。45nmプロセスが採用され、更なる性能向上と低消費電力化を実現。
本セミナーでは、日本AMD様から45nm Quad-Core AMD Opteron(TM) プロセッサ (コードネーム:Shanghai) 搭載の性能・特徴・メリット及び、サンからはSun x86サーバのアップデート情報をご説明します。

シーケンスデザイン(株)
1月22日(木) 時間:16:30 〜 17:15  会場:DM2
Design For Power -低消費電力RTL設計のために-
鳴海 隆
シーケンスデザイン株式会社
アプリケーションエンジニア
シーケンスデザインが提供する、DFP(Design for Power)ソリューションについて御紹介致します。
今回は、RTL設計時の低消費電力化ソリューションを実現する、電力解析ツール"PowerTheater"を使用したRTLパワーマネージメントと、2008年夏に御提供を開始致しました新製品"PowerArtist"を使用したRTLパワーリダクションについて、ユーザーの具体的な適用例を交えて御紹介致します。
1月23日(金) 時間:16:30 〜 17:15  会場:DM2
Design For Power -低消費電力RTL設計のために-
鳴海 隆
シーケンスデザイン株式会社
アプリケーションエンジニア
シーケンスデザインが提供する、DFP(Design for Power)ソリューションについて御紹介致します。
今回は、RTL設計時の低消費電力化ソリューションを実現する、電力解析ツール"PowerTheater"を使用したRTLパワーマネージメントと、2008年夏に御提供を開始致しました新製品"PowerArtist"を使用したRTLパワーリダクションについて、ユーザーの具体的な適用例を交えて御紹介致します。

<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>