ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 両日を選択 1月22日(木) 1月23日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで複数選択が可能です

検索条件>>
日付: 両日を選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
(株)シルバコ・ジャパン
1月23日(金) 時間:11:30 〜 12:15  会場:DM4
自動化を意図した高耐圧、ナノメータCMOS SPICEモデル抽出について
飯野 由久
技術部
スタッフ・エンジニア
SPICEモデルの精度、パラメータ抽出のTAT短縮の追求がLSI開発競争に差をつける大きな鍵となります。
強力なSPICEモデル開発機能を提供するUTMOST IVによるHiSIMとHiSIM HVモデル抽出用のデータ取得および最適化モジュールをご紹介します。
1月23日(金) 時間:12:30 〜 13:15  会場:DM4
EXACTおよびHIPEXによるナノメータ・プロセスにおける高精度な寄生素子抽出のためのカスタマイズ
桑垣 武司
技術部
IC CAD・シニア・アプリケーション・エンジニア
ナノメートル・プロセスにおける大規模なデザインに対して、高速、高精度な寄生素子抽出を実現するEXACT/HIPEX。
さらに、より高精度な寄生素子抽出を実現するための、抽出設定のカスタマイズ例をご紹介します。
1月23日(金) 時間:13:30 〜 14:15  会場:DM4
PDK, This is the problem!!
堀 奈緒友
技術部
PDK・シニア・アプリケーション・エンジニア
プロセス・デザイン・キット(PDK)の問題点とはなんでしょうか。
PDKはデザイン・フローの中で最も重要な役割を担っています。本セミナーでは、現在のEDA業界が抱えるPDKの正確性、一貫性などの問題を提起し、Simucad PDKを選択していただくメリットをご紹介します。
1月23日(金) 時間:14:30 〜 15:15  会場:DM4
アナログ/アナログ・ミックスド・シグナル/RF設計者のための次世代シミュレーション・ソリューション
山本 順彦
技術部
回路シミュレーション・シニア・アプリケーション・エンジニア

樫村 薫
技術部
デジタル設計ツール・シニア・アプリケーション・エンジニア
LSI設計者に求められている、高精度、大規模、高速化の要求に応えるため、シルバコ・ジャパンが提供する回路シミュレータには次世代のソルバおよび内臓RCLリダクション機能が備えられています。
業界で最も高性能なSPICE精度を保持したポスト・レイアウト・シミュレーション向け回路シミュレータSmartSpice、およびSmartSpice RF、Harmonyをご紹介します。
1月23日(金) 時間:15:30 〜 16:15  会場:DM4
日本のEDA業界をリードしていくための、シルバコ・ジャパンの将来展望
Dr. Ivan Pesic
代表取締役社長

藤本 和也
ジェネラル・マネージャー
京都サポートセンター所長
今日の厳しい経済状況において、日本のFABおよび設計会社は、高品質な製品、優れたサポート、手頃で柔軟な価格を提供するローカライズしたEDAツール・サプライヤを必要としています。EDA業界の激しい競争のなかで、いかに健全な経営に取り組み、日本のお客様のご要望にお応えするEDAリーディング・サプライヤを目指すか。
シルバコ・ジャパンのエグゼクティブが、確固たる支持を得ている独自のライセンス・システムの説明を交え、将来の展望をご紹介します。

SYNFORA【新興ベンダエリア】
1月23日(金) 時間:10:30 〜 11:15  会場:DM5
PICO Extremeによるアルゴリズム合成(C -> RTL)
(Multi-Standard Video CODECへの適応事例のご紹介など)

浦 敦
Director of Technical Support, Japan, Synfora Inc.
Synfora社PICO Extremeは独自の並列コンパイラ技術などにより大規模、複雑なCアルゴリズムを細分割することなく動作合成できる最先端のアルゴリズム合成ツールセットです。

アルゴリズムの細分割および動作合成後の再統合が必要ないためこれらの工数、これらの作業により生じるバグ修正のための工数が不要になります。また、生成される各種モデル(C, SystemC, Verilog RTL)、テストベンチを用いた早期の検証が可能であるため高位設計フローにおける検証も含めたトータルの工数を大幅に削減できます。

今回のセミナーでは、低消費電力設計のための新機能やMulti-Standard Video CODECへの適応事例なども含めPICO Extremeによるアルゴリズム合成について紹介させていただきます。

(株)ジーダット【JEVeCビレッジ】
1月22日(木) 時間:12:30 〜 13:15  会場:DM1
スタンダードセルライブラリ向け.LIB検証ツールおよび、超高速、高精度.LIB生成ツールのご紹介
柿木利彦
営業技術本部 EDA技術二部
本セッションでは、論理合成用ライブラリ:「.LIB」の生成・検証等を行う3つのツールに関するご紹介を行います。LIB検証ツールは、.LIBに記述された不当なタイミング値、Function文の記述不良などを検出します。超高速LIB生成ツールは、1000セルの特性解析を数分で行います。また、高精度LIB生成ツールは堅牢な測定を行い、高品質な.LIBを生成します。
1月22日(木) 時間:16:30 〜 17:15  会場:CM3
DFMスコアリング:包括的なレイアウトの製造容易性検証
Ravi Ravikumar
Director of Marketing, Takumi Technology Corporation
45ナノメータ以下の先進的なプロセスノードでは、シリコン上に転写されたレイアウトの品質は、最終的なICの機能や性能を決定する重要な要素です。キーとなるのは、リソグラフィ、ランダムデフェクト、プリファードルールの質の悪い適用等の要因により、品質問題が突発する可能性のあるレイアウト上の位置をシリコンとなる前に特定することです。DFMスコアリングは、こうした危険性のあるレイアウト位置を特定する手法であり、品質への影響度を定量化し、レイアウト上の問題を修正する際に助言となる情報を提供するものです。
1月23日(金) 時間:12:30 〜 13:15  会場:DM1
DFMスコアリング:包括的なレイアウトの製造容易性検証
Ravi Ravikumar
Director of Marketing, Takumi Technology Corporation
45ナノメータ以下の先進的なプロセスノードでは、シリコン上に転写されたレイアウトの品質は、最終的なICの機能や性能を決定する重要な要素です。キーとなるのは、リソグラフィ、ランダムデフェクト、プリファードルールの質の悪い適用等の要因により、品質問題が突発する可能性のあるレイアウト上の位置をシリコンとなる前に特定することです。DFMスコアリングは、こうした危険性のあるレイアウト位置を特定する手法であり、品質への影響度を定量化し、レイアウト上の問題を修正する際に助言となる情報を提供するものです。
1月23日(金) 時間:16:30 〜 17:15  会場:CM3
スタンダードセルライブラリ向け.LIB検証ツールおよび、超高速、高精度.LIB生成ツールのご紹介
柿木利彦
営業技術本部 EDA技術二部
本セッションでは、論理合成用ライブラリ:「.LIB」の生成・検証等を行う3つのツールに関するご紹介を行います。LIB検証ツールは、.LIBに記述された不当なタイミング値、Function文の記述不良などを検出します。超高速LIB生成ツールは、1000セルの特性解析を数分で行います。また、高精度LIB生成ツールは堅牢な測定を行い、高品質な.LIBを生成します。

<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>