ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 両日を選択 1月22日(木) 1月23日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで複数選択が可能です

検索条件>>
日付: 両日を選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
デナリソフトウエア(株)
1月23日(金) 時間:12:30 〜 13:15  会場:DM2
USB3.0デザインのコンプライアンス・チェックの進め方
小林 亘
プロジェクトマネージャ
SuperSpeed USB3.0デザイン向け検証IPと検証スイートを使用した実践的な検証方法について講演いたします。

講演には次の内容が含まれます。

・SuperSpeed USB3.0特長と2.0との相違
・SuperSpeed USB3.0検証IP「PureSpec」特長
・SystemVerilogなど最新検証環境への組み込み
・検証効率を高めるアサーション、コールバック、エラー機能の使用例とその効果
・コンプライアンスチェック用検証スイート「PureSuite」特長
・コンプライアンスチェックの検証進め方
1月23日(金) 時間:13:30 〜 14:15  会場:DM2
高速シリアルインタフェース設計技術(USB3.0/PCI Express Gen2編)
小野 努
プロジェクトマネージャ
高速シリアルインタフェース搭載LSI開発向けのデザインソリューションについて講演いたします。

講演には次の内容が含まれます。

・SuperSpeed USB3.0特長
・SuperSpeed USB3.0とPCI Expressとの類似/相違点
・アプリケーションの視点でUSB3.0とPCI Expressのどちらを選ぶ?
・Databahn-USB3.0の特長
・Databahn-PCIeの特長
・IPの統合と包括的な検証環境の構築
・コンプライアンス・チェック

日本イヴ(株)
1月22日(木) 時間:14:30 〜 15:15  会場:DM2
トランザクタを用いた超高速ハードウェア/ソフトウェア協調検証フロー
宮島 健
FAE Manager
高性能かつフルデバッグ機能の検証エンジン「ZeBu」を核とする仮想試作環境は、プロジェクトの全般にわたって中心的な役割を果たします。
従来の統合コンパイル環境を一新し実行時間の短縮、優れたクラスタリングを実現し、さらにZEMI-3と呼ばれるSystemVerilogベースの動作合成によるトランザクタ生成手法、数々のESLツールとのインテグレーションなど、これからの検証を語る上で不可欠な話題をご紹介します。
1月23日(金) 時間:13:30 〜 14:15  会場:DM1
トランザクタを用いた超高速ハードウェア/ソフトウェア協調検証フロー
宮島 健
FAE Manager
高性能かつフルデバッグ機能の検証エンジン「ZeBu」を核とする仮想試作環境は、プロジェクトの全般にわたって中心的な役割を果たします。
従来の統合コンパイル環境を一新し実行時間の短縮、優れたクラスタリングを実現し、さらにZEMI-3と呼ばれるSystemVerilogベースの動作合成によるトランザクタ生成手法、数々のESLツールとのインテグレーションなど、これからの検証を語る上で不可欠な話題をご紹介します。

日本ケイデンス・デザイン・システムズ社
1月22日(木) 時間:14:30 〜 15:15  会場:E205
次世代のアナログ/ミックスシグナルICに向けたケイデンスの設計・検証ソリューション
浅利 和彦
フィールド プラットフォーム マーケティング部
シニア マネージャー
現在のコンシューマ・エレクトロニクス機器では、映像や音楽の再生、他の機器との通信機能が搭載されたミックスシグナルICがふんだんに使われています。
ケイデンスは、この様なミックスシグナルICの設計と検証の課題を包括的に解決するため、今後クロスプラットフォームでのソリューションを提案してまいります。
当セミナーでは、EncounterとVirtuosoの統合とIncisiveとVirtuosoの統合による設計と検証のソリューションに関してご紹介します。
1月22日(木) 時間:15:30 〜 16:15  会場:E205
多様化した設計課題を解決する次世代フィジカル設計プラットフォーム“Encounter Digital Implementation System”
鈴木 雅晴
フィールド プラットフォーム マーケティング部
ディレクター
2008年12月に発表したEncounter Digital Implementation Systemは新たに開発されたメモリ・アーキテクチャを備え、その性能とキャパシティを飛躍的に向上させています。 また、大規模回路に対する設計収束、低消費電力設計、最先端プロセス対応、ミックス・シグナル設計、そしてサインオフ解析のためのテクノロジも強化されて、あらゆる製品の市場投入までの期間を大幅に改善します。ここでは様々な設計課題を解決するEncounter Digital Implementation Systemの機能についてご紹介します。
1月22日(木) 時間:16:30 〜 17:15  会場:E205
設計段階から“歩留まり”を改善。ケイデンスのモデル・ベース設計手法
石渡 勝久/関 弘一
テクニカルフィールドオペレーション本部 
シニアセールステクニカルリーダー
セールステクニカルリーダー
半導体ビジネスの成功には製品の早期量産立ち上げが必須です。そのためには、チップの設計段階で、製造で起こりうる問題を検証、防止、そして最適化することが重要です。45nm以降のデバイスではその傾向がますます顕著になってまいりました。ケイデンスはモデル・ベースの技術を応用した包括的なmanufacturing-awareな(製造を考慮した)設計手法を提供します。当セミナーでは実際に設計でご使用いただく際の使い勝手、上流・下流の設計ツールとの親和性などについても簡単なデモを交え、ご紹介します。
1月23日(金) 時間:12:30 〜 13:15  会場:E205
工数増大を防ぎながら不具合検出能力の高い検証環境を構築する方法
後藤 謙治
フィールド プラットフォーム マーケティング部
ディレクター
検証作業は全開発工数の7割、そして検証環境構築は検証作業のうち4割の工数を占めると言われ、検証環境を効率的に構築することが急務となっています。工数削減のためには、再利用性を考慮した検証メソドロジを利用し、また、標準プロトコルI/Fなどの規格が定められている部品については検証IPの採用を行なうなどの手法が効果的です。当セミナーでは、メトリクス・ドリブン検証などの先進的検証メソドロジをご紹介しながら、そのような手法を実際のプロジェクトに導入するためのキーテクノロジである検証IPについて、ケイデンスの提供する幅広い品揃えをご紹介します。また、各種の言語で作られた既存の検証環境を、OVMのような再利用性の高い検証メソドロジで構築されたテストベンチの中に、どのように流用していくかについての、新しいトレンドについても概説いたします。
1月23日(金) 時間:14:30 〜 15:15  会場:E205
PCB自動配線テクノロジの変遷と今後の配線自動化技術
深瀬 力
グローバルサービス本部
シニア サービス マネージャー
PCBのAuto Router はIn-houseツールから始まり、Telesis, Scicards、Cadnetix, Racal Redac などが本格的にサポートをし始め、以来様々なAuto Router が適用されてきました。CCT がシェイプベース・アルゴリズムによるSPECCTRAを開発することによってさらに進歩しましたが、当セミナーでは今までのAuto Router の特徴と変遷、そして今後のPCBテクノロジが求める自動配線技術について解説します。
1月23日(金) 時間:15:30 〜 16:15  会場:E205
先進のフィジカル最適化、解析機能が追加されたEncounter RTL Compiler Physical
櫻井 洋行
テクニカルフィールドオペレーション本部 
リードセールスAE
シンセシスとレイアウトでの相関性を向上し、イタレーションを減らすために、シンセシス段階でフィジカルを意識することは非常に重要です。 当セミナーでは、Encounter RTL Compilerに新しく実装されたレイアウトでの配線混雑度をシンセシス段階で考慮した最適化や、フィジカルビューワ等のGUI環境により、論理設計者でも容易に使用できるフィジカル予見機能をデモを交えてご紹介します。

<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>