ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 両日を選択 1月22日(木) 1月23日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで複数選択が可能です

検索条件>>
日付: 両日を選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
日本ケイデンス・デザイン・システムズ社
1月23日(金) 時間:16:30 〜 17:15  会場:DM6
IP検索サイトChipEstimate.comとチップ見積りツールCadence InCyte Chip Estimator
Anis Uzzaman
米国ケイデンス・デザイン・システムズ社
Business Development Director, Chip Planning Solutions
アーキテクチャ仕様を実現するために適切なIPを選択することは、SoC開発の初期段階において大変重要です。ケイデンスは、IP情報ポータル・サイト"ChipEstimate.com"を提供し、SoCの開発アーキテクト、設計者、プロジェクト責任者など幅広いユーザーによるIP検索及び比較検討をサポートしています。さらに、このサイトに登録されているIPの基本情報をもとにSoCのチップ見積りを行うツールCadence InCyte Chip Estimatorは、Windows/Unix上で動作するケイデンスの新製品で、RTLやネットリストが存在しない段階でのチップ設計のトレードオフ解析、コスト解析をサポートします。(*日本語によるセミナーとなります。)

日本シノプシス(株)
1月23日(金) 時間:14:30 〜 15:15  会場:F202
カスタム・デザイン向けのオープンかつ統合された設計環境を提供する次世代ソリューションGalaxy Custom Designer
福谷 康輔
AMSグループ アプリケーション・コンサルタント
Custom Designerは、設計開発の生産性向上を主眼に開発されており、カスタム・デザインとデジタル・デザインのシームレスな設計環境をご提供するためにシノプシスのGalaxyデザイン・プラットフォームと緊密に統合されています。また、回路シミュレーション、寄生抽出、フィジカル検証との統合を実現し、使い易いユーザー・インターフェイスを備えています。OpenAccessと主要Process Design Kitのサポートにより高いオープン性とインターオペラビリティも実現しています。本セミナーでは、Custom Designerの機能/特長をデモを交えてご紹介いたします。

(株)ノア
1月22日(木) 時間:13:30 〜 14:15  会場:DM5
Low DPM Logic Test

David Buck
Senior Director
Applications Engineering
LogicVision, Inc
There is growing evidence that many different defect types are becoming prominent at the newer technology nodes. There is now a general consensus that the traditional approach of simply targeting stuck-at faults is no longer sufficient. This presentation will explain how LogicVision's ETLogic and ScanBurst products, both part of the new Dragonfly Test Platform, enable very low DPM logic testing.
1月23日(金) 時間:14:30 〜 15:15  会場:DM1
Nascentric OmegaSim GX and NVIDIA Tesla Computing Processor speeds accurate SPICE simulation of large mixed-signal circuit

Dr. John Croix & Rahm Shastry
Dr. John Croix: Founder and CTO
Rahm Shastry: President and CEO
GPU (Graphical Processing Unit) Computing Processors have customarily found applications in high performance computing graphics and the video game industry. GPUs have two characteristic of interest to the EDA simulation world - they are made up of massively parallel floating-point compute element and they are inexpensive. SPICE simulates the nonlinear time-variant behavior of a circuit. SPICE is increasingly running out of steam to accurately and rapidly address large, complex mixed-signal circuits which may consist of millions of transistors and RC parasitic. On the other hand, the traditional Fast-SPICE simulators do not offer the accuracy required for circuits built using 65nm and below process nodes. Nascentric's OmegaSim GX simulator is the first product that leverages the massive parallelism of NVIDIA Tesla GPU Computing Processors to accelerate SPICE simulation of large mixed-signal designs. OmegaSim GX can now not only utilize the GPU to accelerate the transistor evaluations in a circuit, but it also offloads the core simulation solver as necessary onto the GPU. The second generation OmegaSim GX now also addresses single-CPU/multi-GPU configuration. In this seminar, we will discuss and demonstrate OmegaSim GX use model as well as discuss the results of customer benchmarks that illustrates the acceleration that has been achieved to date. We will also discuss the types of circuits that benefits from using OmegaSim GX.
1月23日(金) 時間:15:30 〜 16:15  会場:DM2
2D and 3D pathfinding: A new methodology that delivers 8X productivity gain in concurrent tuning and optimization of underlying System Architecture, RTL Design and Silicon technologies for advanced SoC design
Roger Carpenter
Chief Technical Office (CTO)
Javelin Design Automation, inc.
Presenting the j360 Silicon PathFinder from system design to RTL; with placement, routing, timing, pin assignment, and post-placement optimization. Handling black-box, ESL, to RTL, or gate. Virtual LEF Generation. Create a System Physical Prototype for architecture, design, library and process impact on timing, power, congestion, and yield. Fully hierarchical and supporting sub-100 nanometer technology to a billion plus gates.

(株)半導体理工学研究センター(STARC)
1月22日(木) 時間:13:30 〜 14:15  会場:F202
未来を創る”STARCの革新的設計技術と標準化”
古井 芳春
企画部 部長代理

西口 信行
執行役員開発第1部長
【STARCの標準化技術】
 ・IP機能検証ガイド
 ・TLモデリングガイド
 ・HiSIM標準化
 を中心にSTARC標準化技術を紹介します
【STARCの革新的設計技術】
 ・STARCAD-CEL(プロセスフレンドリー設計)が
  目指すもの 〜32nmへのチャレンジ〜
1月22日(木) 時間:14:30 〜 15:15  会場:F202
未来を創る”STARCの革新的設計技術と標準化”
畠山 一実
開発第2部 テスト&故障解析開発室 チームリーダー

横溝 剛一
開発第2部 Mixed Signal開発室 担当部長
【STARCの革新的設計技術】
 ・STARCAD-Clouseau(テスト&故障解析)における
  品質と効率を追求するテスト技術への取組み
 ・ナノCMOS世代のアナログ設計技術

Berkeley Design Automation, Inc.
1月23日(金) 時間:10:30 〜 11:15  会場:DM2
This seminar will describe how Berkeley Design Automation's Precision Circuit Analysis technology is revolutionizing the verification and noise analysis of analog, RF, and mixed-signal circuits in consumer, communications, networking, and computer applications.
Ravi Subramanian, Ph.D.
President & CEO
Through extensive real-world examples, this seminar presents the state-of-the-art in big analog/RF verification as enabled by Berkeley Design Automation's Precision Circuit Analysis technology. Companies today use Berkeley Design Automation's products for complex-block characterization and full-circuit performance simulations- achieving record speed-up in verification time and the ability to complete verification tasks that were impossible with traditional circuit simulators. The seminar highlights the award winning Analog FastSPICE™ circuit simulator, including its device noise analyzer and mixed-signal Verilog co-simulation. The seminar also reviews today's state-of-the-art target applications and provides real-world examples based on working closely with numerous design teams from top-tier semiconductor suppliers to world-class startups on production circuits - often under tremendous tapeout pressure. The results demonstrate why Berkeley Design Automation's products are fast becoming an essential requirement for successful next-generation analog/RF/ and mixed-signal designs.

PHYSWARE INC【電磁界解析・SI/PI テクノロジ・ゾーン】
1月23日(金) 時間:10:30 〜 11:15  会場:CM3
Physware社製品とその独自技術の紹介

パラレル処理と独自のアルゴリズムにより超高速なフル・ウエーブの3D解析を実現した Physware のソフトウェア製品とその技術をユーザでの使用事例とともに紹介します。
1月23日(金) 時間:14:30 〜 15:15  会場:DM2
Physware社製品とその独自技術の紹介

パラレル処理と独自のアルゴリズムにより超高速なフル・ウエーブの3D解析を実現した Physware のソフトウェア製品とその技術をユーザでの使用事例とともに紹介します。

<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>