ホーム » プレスルーム

プレスリリース

ケイデンス、複雑なアナログおよびミックスシグナルIC設計の検証向けに次世代パラレル回路シミュレータを発表

  (2008/12/12)

Virtuoso Accelerated Parallel Simulatorが、最も厳しい回路のシミュレーション
においてVirtuoso Spectreと同等の精度と比類なきパフォーマンスを提供

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下ケイデンス)は、12月11日(米国現地時間)、ケイデンスの次世代回路シミュレータ、Virtuoso(R) Accelerated Parallel Simulator (APS)を発表しました。Virtuoso Accelerated Parallel Simulator は、業界の標準となっているVirtuoso Spectre(R) Circuit Simulatorの精度を保ちながら、大規模で複雑なアナログおよびミックスシグナルIC設計の課題を、あらゆるプロセス・ノードにおいて対応するために開発されました。ケイデンスのVirtuoso Multi-Mode Simulation (MMSIM)バージョン7.1ソリューションの主要な一部であるこの新しいシミュレータは、実証済みのケイデンスのシミュレーション・テクノロジと画期的なパラレル回路ソルバ、そしてマルチコア・コンピューティング・プラットフォームの能力を効果的に利用するために新しく開発されたエンジンから構成されています。
その結果、Virtuoso Spectre Circuit Simulatorと同等の精度とユース・モデルを備えた回路シミュレータが完成し、大幅に改善された単一スレッドでのパフォーマンス向上と、マルチスレッド処理による拡張性のあるパフォーマンス向上が可能になりました。
Virtuoso Accelerated Parallel Simulator は、数十万個のトランジスタを持つ設計と検証の収束とキャパシティを改善し、通常何週間もかかる設計および検証期間を、多くの場合数時間にまで短縮します。

Virtuoso Accelerated Parallel Simulator は、回路の構造に沿ってシミュレーションすることが処理時間のボトルネックになるような、大規模でお互いが密接に関係し合うアナログやミックスシグナル・ブロックやサブシステムのレイアウト後の設計や検証を行う際に生じる、性能やキャパシティの課題に対応します。新しいシミュレータは、比類なき性能を提供し、プリおよびポスト・レイアウトのアナログ・ブロックやミックスシグナル設計において、従来のSPICE回路シミュレータよりも大幅にスピードが向上しています。
その結果、ほとんどのシミュレーション作業が同日に完了し、これにより今まで不可能であった検証作業が可能になるため、IC設計者の生産性は大幅に改善され、設計者はシリコンの動作を一度で成功させる確信が持てるようになります。

Virtuoso Accelerated Parallel Simulator は、何百件ものお客様の実設計においてテストされ、業界をリードする20社を超えるお客様によって、性能、キャパシティ、そして最も重要な精度において、業界標準となっているVirtuoso Spectre Circuit Simulatorと比較され、その実力が証明されました。
新しいシミュレータは、Phase Locked Loop、Data Converter、メモリIP、パワー・マネジメント用回路、そしてテープアウト前の複数のフルチップ設計を含むほぼ全てのタイプのアナログ・ミックスシグナル設計向けにテストされました。
Virtuoso Accelerated Parallel Simulator は、最新のマルチコア・コンピューティング・プラットフォームやMMSIMの柔軟なトークン・ベースのライセンス・モデルと組み合わせることで、複雑なアナログ設計とミックスシグナルIC検証に注力した強力でコスト効率のよい回路ミュレーションを実現します。
新しいシミュレータは、既存のケイデンスのシミュレーション・テクノロジと互換性を有しており、お客様のVirtuoso custom IC platform の資産を損なうことなく維持することができます。

関係者コメント:
Helmut Schweiss氏(ON Semiconductor社、Director of New Business Start-ups):
「我々は、DC-DCコンバータのようなカスタム・デジタルおよびアナログ設計に対するトップレベルのシミュレーション性能要求に対応した次世代のシミュレータを、市場で見いだしたこと喜んでいます。Virtuoso Accelerated Parallel Simulator は、従来のSPICEシミュレータと比較して、20.6倍の生産性の向上を実現し、様々な設計上の問題を検証、防止することができたため、重要なテープアウト期限を守ることができました。Virtuoso Accelerated Parallel Simulator がなければこの期限は守れず、シリコン検証期間中に予期せぬ問題が見つかるという事態を避けることもできなかったでしょう。」

Raed Moughabgha氏(Entropic Communications社、Director of the Mixed Signal Design Group):
「検証フローの生産性向上は、重要な要求項目であり、我々は、大規模かつ複雑な設計に対応できる次世代のSPICEシミュレータが入手可能となったことに大いに励まされています。我々の既存の設計を用いてVirtuoso Accelerated Parallel Simulator を評価したところ、turbo機能付のSpectre と比較して2.5倍、4CPUコンピューティング・プラットフォームを使用したSpectreと比較して12.5倍の性能が実現しました。我々は、Virtuoso Accelerated Parallel Simulator を次回の設計プロジェクトにも使用する予定です。」

ケイデンス・コメント:
Zhihong Liu(米国ケイデンス、Vice President of Research and Development for Circuit Simulation and Physical Verification Products):
「過去8ヶ月以上にわたり、ケイデンスは、幾つかの強力なシミュレーション・テクノロジを実現してきました。4月には「turbo」機能付Virtuoso Spectre Circuit Simulator によって大幅にスピードを向上させ、その2か月後に、RFシミュレーション・テクノロジにもturbo機能を付加しました。Virtuoso Accelerated Parallel Simulator は、ケイデンスのVirtuoso Multi-Mode Simulationテクノロジに対する重要な機能追加であり、大規模で複雑なアナログ設計が抱える最も大きな設計課題と検証のボトルネックに対応した、コスト効率が良く、拡張性を持った信頼性の高いシミュレーション・プラットフォームを実現します。」

CadenceはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。