ホーム » プレスルーム

プレスリリース

フリースケール・ジャパン、先進的なパワー・マネジメント・チップの開発向けにCadence Low-Power Solutionを採用

  (2009/1/21)

ケイデンスの低消費電力設計ソリューションが迅速なパワー・マネジメント設計を実現

電子設計のイノベーションで世界をリードするケイデンス・デザイン・シスムズ社(本社:米国カリフォルニア州サンノゼ市、以下ケイデンス)は、1月20日(米国現地時間)、フリースケール・セミコンダクタ・ジャパン株式会社(本社:東京都目黒区、以下フリースケール・ジャパン)が、Cadence® Low-Power Solutionを使用して、デジタルカメラなどの携帯用デジタル・オーディオ・ビデオ製品向けに、マルチ・チャネルのパワー・マネジメントICの設計、検証を完了し、テープアウトに成功したと発表しました。フリースケール・ジャパンは、ケイデンスの低消費電力設計ソリューションを使用することにより、このチップの消費電力を大幅に削減し、設計期間を20%短縮しました。
この複雑なパワー・マネジメント・チップは、フリースケール・ジャパンのミックスド・シグナル向け「SMARTMOS® 」テクノロジをベースに構築されており、様々なパワー・モードを管理することができます。フリースケール・ジャパンは、低消費電力設計の標準フォーマットであるCommon Power Format (CPF)対応のCadence Low-Power Solutionを包括的な設計フローとし、multi supply voltage(MSV:多電源供給)や、power shutoff(PSO:電源遮断)手法でチップを設計した結果、小さく、高速でかつ発熱性の低いチップの開発に成功しました。
フリースケール・ジャパンは、開発にあたりフローに組み込まれたケイデンスのIncisive® Enterprise Simulatorにより、パワー・モードの検証を迅速にかつスケジュールどおりに達成し、消費電力削減のためにEncounter® RTL CompilerとEncounter Digital Implementation Systemが提供するMSVやPSOの手法を使用したパワー・ドメイン自動化処理機能を活用しました。

フリースケール・ジャパン・コメント:
上田 公大 氏 (仙台デザイン研究開発センター所長 工学博士):
「今日の先進的な携帯製品の市場では、低消費電力化は重要項目であり、解決しなければならない課題です。通常、消費電力問題の解決は、設計期間が長くなることを意味します。高度に統合されたCadence Low-Power Solution の採用により、迅速かつ効果的で消費電力効率のよい設計が可能となり、我々のお客様に大きなメリットを提供することができます。」

ケイデンス・コメント:
Steve Carlson(米国ケイデンス、Vice President of Low Power Solutions):
「CPF対応のCadence Low-Power Solution は、実設計に適用可能な成熟した低消費電力ソリューションであることが再び実証されました。フリースケール・ジャパンにおけるパワー・マネジメントICのテープアウト成功事例は、Cadence Low-Power Solutionが、短期間で小さく、高速な低消費電力チップを設計することができることを示しています。」

CadenceはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。

この件に関する問い合わせ先
コーポレート・マーケティング部
TEL: 045-475-2311 FAX: 045-471-7772
E-mail: japan_pr@cadence.com