ホーム » プレスルーム

プレスリリース

ケイデンス、高位合成ツールC-to-Silicon Compilerの機能を拡張、アルテラおよびザイリンクスのFPGAをサポート

  (2009/1/21)

FPGA合成とC-to-Silicon Compiler との統合により、FPGA向けの
制御回路とデータパス混在設計向けの高位合成と、インクリメンタルな合成が可能に

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下ケイデンス)は、1月20日(米国現地時間)、ケイデンスを代表するハードウェア設計およびインプリメンテーション向けエレクトロニック・システムレベル (ESL)・テクノロジであるC-to-Silicon Compiler を、アルテラおよびザイリンクスのFPGA合成ツールと統合したと発表しました。 ケイデンスのC-to-Silicon Compilerは、先般、米国のEDN誌主催の“Hot 100 Electronic Products of 2008”に選ばれており、システム・オン・チップ(SoC)用のIPの構築と再利用において、設計者の生産性を最大で10倍にまで向上させます。C-to-Silicon はもともとASIC設計を主眼とした製品でしたが、今回発表された新バージョンのC-to-Silicon Compilerは、アルテラおよびザイリンクスのFPGAをターゲットとしたSoCのIPブロックを設計する設計者に対しても、同様の生産性向上の利点を提供します。

C-to-Silicon Compilerは、2008年7月、高位合成において2つの独特な機能であるEmbedded Logic Synthesis (ELS)と、Behavior Structure Timing (BST)データベースを備えた製品として、リリースされました。ELSは、ケイデンスのEncounter®RTL Compilerのグローバル・シンセシスを使用し、高精度で高品質なインプリメンテーション結果を保証します。BST データベースは、真にインクリメンタルな合成、例えば、変更が加えられた設計部分のみが再合成されて、残りの部分は元のままの状態を保持します。今回発表されたC-to-Silicon Compilerの最新バージョンは、これらの機能と利点をASIC向けだけでなくFPGA向けにも拡張したものです。

ケイデンスのC-to-Silicon Compilerは、アルテラのQuartus® IIソフトウェアとザイリンクスのXilinx Synthesis Technology (XST)のFPGA合成ツールに対応して動作します。 C-to-Silicon Compile機能は、1月22日、23日に横浜で開催されるElectronic Design and Solution Fair (EDSF)2009で、ケイデンスのブースにて紹介されます。

関係者コメント:
檜山 徹 氏(株式会社 日立製作所、情報・通信グループ、ハードウェアモノづくり
統括本部 本部主管):
「我々は、いくつかの製品開発向けにC-to-Silicon Compilerの適用を検討し、社内の設計グループに対し、C-to-Silicon Compilerの使用を推奨しております。また、ASIC以外にニーズの高いFPGA設計にもC-to-Silicon Compilerが使用できるようになることで、より適用範囲が広がるため、約一年前からFPGA合成への対応もケイデンスに要求してまいりました。今回C-to-Silicon Compiler がFPGAにも対応できるようになった事を大変喜んでおり、その成果を大いに期待しております。」

Chris Balough氏(Altera Corporation、Senior Director of Software, Embedded, and DSP Marketing):
「FPGAがシステム内で果たす機能が拡大するにつれ、お客様は、開発期間を短縮するためのテクノロジに対して多くの関心を寄せています。ケイデンスのC-to-Silicon Compilerは、FPGA設計者の生産性と設計品質を向上させる高位合成向けの革新的な手法を提供しています。」

Tom Feist氏(Xilinx, Inc、Senior Director of ISE Design Suite):
「XilinxのVirtex-5およびSpartan-3 FPGAのキャパシティと性能により、設計チームは高い生産性とより短期間での製品の市場投入を模索しています。C-to-Silicon Compilerと、 その Xilinx Synthesis Technology (XST)への統合は、この目的を達成するための重要なスタートであり、従来のHDLフローと比較して、設計の抽象度と最適な設計探索のレベルを向上させます。ケイデンスとの協業を拡大することにより、我々は、両社共通のお客様が求める生産性と設計品質の向上に対する要求を実現できるよう、努力しています。」

ケイデンス・コメント:
Steve Svoboda(米国ケイデンス、Product Marketing Director):
「C-to-Silicon Compilerは、制御回路とデータパス混在の設計や、インクリメンタルな合成を極めて効果的に処理します。今年複数のお客様からFPGAへの対応要求がありました。そこで、我々は、これら独自のELSテクノロジを、アルテラおよびザイリンクスのFPGA合成ツールに適用しました。その結果、お客様は、FPGA向けであれASIC向けであれ、設計の高位合成において同じ利点を得ることができるようになりました。」


CadenceはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。

この件に関する問い合わせ先
コーポレート・マーケティング部
TEL: 045-475-2311 FAX: 045-471-7772
E-mail: japan_pr@cadence.com