ホーム » プレスルーム

プレスリリース

Olympus-SoC配置配線システム、TSMCの40nmプロセスで認証

  (2008/12/16)

メンター・グラフィックス・コーポレーション(本社米国オレゴン州、以下メンター・グラフィックス)は、同社のOlympus-SoC(TM)配置配線システムがTSMCの40nmプロセスを使ったチップ設計向けリファレンス・フローに認証され、即時提供可能であることを発表しました。サポートされるプロセスには、ハンドヘルドおよびワイヤレス機器向けの効率的な40nm(LP)プロセス、ならびに性能重視のCPU、GPU、ゲーム機、ネットワーク機器向けの40nm General Purpose(G)プロセスを含みます。Olympus-SoCは、タイミング、消費電力、シグナル・インテグリティ、製造上の変動をコンカレントに最適化するマルチコーナー・マルチモードのIC実装プラットフォームを提供する製品です。

「メンター・グラフィックスの協力を受け、当社の40nmプロセス向けにOlympus-SoCの認証作業を行いました。TSMCでは、TSMCの要求を満たし、認証プロセスに合格する配置配線システムを探していました。Olympus-SoCはTSMCの要求をすべて満たしており、設計者がTSMCの最先端製造プロセスに移行する上でメリットをもたらしてくれると期待しています。」とTSMC Design Infrastructure MarketingのSenior Director S.T. Juang氏はこのように語っています。

TSMCの40nmプロセス要件を達成し認証を受けたことに加え、メンター・グラフィックスの次世代Olympus-SoC配置配線システムは、プロセス・コーナーの変動および様々な設計/製造モードに対応した最適化を実現している製品です。特許取得済みのマルチコーナー・マルチモード技術ときわめてコンパクトなデータモデルにより、最先端プロセス・ノードで発生する性能、キャパシティ、Time-to-Market、および変動性の課題に包括的に対応します。製品の主要な特長としては、アダプティブな変動解析エンジン、マルチコーナー・マルチモード対応クロックツリー合成、DFMドリブンの配線、サインオフ品質の内蔵タイミング・エンジン、マルチコーナー・マルチモード対応シグナル・インテグリティ、高度なチップ・アセンブリ機能が挙げられます。さらに、最新のOlympus-SoCシステムでは、タスク指向の並列処理技術により、タイミング解析と最適化処理を並列に実行することが可能で、8個のCPUコアを使った場合タイミング解析の処理速度を最大7倍、設計クロージャにかかる期間を最大4倍改善することが可能です。このソリューションは様々なアプリケーション分野で数々のテープアウトにより実証されています。

「メンター・グラフィックスにとってTSMCは重要なパートナーであり、これまでも同社との協力により最先端の物理検証、DFM、DFTテクノロジを提供し大きな成功を収めてきました。今回Olympus-SoCがReference Flow 9.0で認証されたことにより、TSMC向けメンター・グラフィックスのDesign-to-Siliconフローが完成され、マーケットにおいて最も完成した、強力かつ製造で実証済みのIC実装ソリューションを、ユーザの皆様にご利用いただくことができるようになりました。」メンター・グラフィックスのDesign to Silicon Division、Vice President and General ManagerのJoseph Sawickiはこのように述べています。

メンター・グラフィックスについて
メンター・グラフィックスは、EDA(Electronic Design Automation)のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソリューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品およびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフトウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。