ホーム » プレスルーム

プレスリリース

Veloceハードウェア・エミュレーションのキャパシティを4倍、5億ゲートまでに拡大

  (2008/12/18)

メンター・グラフィックス・コーポレーション(本社:米国オレゴン州、以下メンター・グラフィックス)は、業界で最大のキャパシティを持つハードウェア・エミュレータ、Veloce(R) Maximusを発表しました。最大5億1200万ゲートに対応するVeloce Maximusは、競合製品のキャパシティを格段に上回ります。今日開発されている最も複雑なSoC(Systems-on-Chip)設計において効果的な機能検証を行うには、Veloce Maximusクラスのキャパシティが必要です。

Veloce Maximusには、他のVeloceファミリと同様に画期的な"Emulation-on-Chip"テクノロジが使用されており、シミュレーションの高速化とインサーキット・エミュレーションの両方に対してメガヘルツ・クラスの検証スピードを実現します。メンター・グラフィックスの各種iSolve(TM)ソリューションと組み合わせることにより、Veloce Maximusは、マルチメディア、グラフィックス、コンピューティング、ネットワーク、ワイヤレス・アプリケーションにおいて幅広いニーズを満たすプラットフォームを提供することができます。

「メンター・グラフィックスは、最も要求の厳しいお客様の性能およびキャパシティ・ニーズに応えるアーキテクチャの開発に力を注ぎました。Veloce Maximusは、Veloceアーキテクチャのスケーラビリティを実証し、製品ロードマップにおいて大きな節目となるものです。エミュレーション・キャパシティおよび性能の次なる飛躍に向けた開発を既に進めています。メンター・グラフィックスは、常にお客様のニーズの拡大を鑑みて開発を続けています。」メンター・グラフィックスのEmulation DivisionのVice President and General Manager、Eric Selosseはこのように語っています。

単一システムでシミュレーション高速化にもインサーキット・エミュレーションにも対応
シミュレーションの高速化とインサーキット・エミュレーション(ICE)に対して、他のベンダは個別の製品ラインを提供していますが、Veloceのユニークなアーキテクチャはどちらにも適しています。複雑なテストベンチをワークステーションで実行するコ・シミュレーションでは、シミュレーションの高速化は通常10倍以下に制限されますが、VeloceのTestBench Xpress(TBX)技術は、高速SCMI-2インタフェースを通じてトランザクション・レベルのテストベンチから高速化されたトランザクタをドライブすることにより、このような性能限界を打ち破ります。TBXは、従来数時間かかっていたシミュレーションの処理時間を数秒に短縮します。TBXによる10,000倍の高速化は顧客の実設計データにおいて確認されています。インサーキット・エミュレーションは、マルチメディア、PCI-Expressなどの各種インタフェース、ARM、その他のプロセッサをカバーする豊富なiSolveソリューションにより実現されます。設計を物理的な世界に簡単に接続することができ、セットアップにかかる期間を大幅に短縮すると同時に包括的な検証を提供します。

複数クロックドメインのサポートにより実際のシステム動作を検証
Veloce独自のアーキテクチャは、16種類の非同期クロックドメインをサポートし、きわめて正確な検証モデリング能力を備えています。これによりユーザは、複雑な実際の動作をエミュレートし、ドメインを越えたレース条件や他のプラットフォームでは簡単に見逃されてしまうグリッチなど、難しいコーナーケースを検出、デバッグすることができ、テープアウト前に設計エラーを発見することによりプロジェクトのリスクを低減させます。

シミュレーションライクなデバッグ環境で生産性を大幅に向上
5億ゲート規模の設計では、デバッグ環境はきわめて重要です。Veloce Maximusは、シミュレーションライクな機能により、より素早く生産性の高いデバッグ作業を可能にします。Veloce Maximusは、キャパシティや性能に影響を与えることなく、5億ゲート設計のあらゆるネットに対する完全な可視性を提供することができます。シミュレーション・ユーザが期待するレベルの可視性をVeloce Maximusは実現します。他のシステムでは限られた数のプローブポイントを再設定するためのコンパイルが再三必要となりますが、これは大規模設計では不適当な手法です。Veloce Maximusでは保存&リストアといったシミュレーションライクな機能もサポートされています。初期化シーケンス後にステートを保存し、リストアすることにより、複数のリグレッション・テストにおいて数十億クロック・サイクルの検証を節約できます。また、メンター・グラフィックスの0-Inを含むアサーション・ベースのデバッグもサポートしています。

メンター・グラフィックスについて
メンター・グラフィックスは、EDA(Electronic Design Automation)のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソリューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品およびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフトウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。