• Home
  • EDSFairとは
  • 出展サポートサービス
  • 出展規程・出展申込
  • 交通アクセス
  • 過去の実績
  • お問い合わせ

出展規程・出展申込

出展小間料

1小間につき以下のとおりとします。(消費税込)

■スタンダードブース 約9m2(間口2,970mm x 奥行2,970mm)

  9/28までの早期申込 9/29以降の申込
日本エレクトロニクスショー協会 会員会社 262,500円 ¥273,000円
その他の会社 ¥294,000円 ¥304,500円

■新興ベンダパッケージブース 約4m2(間口2,000mm x 奥行2,000mm)

出展回数が2回までの企業/団体対象 210,000円

EDSFair2010スケジュール

スケジュール

開催概要

■開催趣旨 数億ゲート規模のワンチップ化にともない、性能向上、リスクコスト削減、低消費電力化、ソフトウェアの搭載などに対応するため、先進的な設計技術の開発が世界中で進められています。EDSFairは、こうした情勢を反映し、EDA技術・ASIC、FPGA/PLDをはじめとする先進のデバイス技術・IPの再利用技術・組込ソフトウェア技術・各種設計サービスなど、より専門性の高い情報を一堂に集め、最新動向の情報発信を行い、エレクトロニクス技術・産業界のより一層の進展をはかります。
■名  称 Electronic Design and Solution Fair 2010
EDSFair2010
■会  期 2010年1月28日(木)~1月29日(金) 2日間
■会  場 パシフィコ横浜(展示ホール・アネックスホール)
〒220-0012 横浜市西区みなとみらい1-1-1
■開場時間 午前10時~午後6時
■入  場 展示会 : 全来場者無料
コンファレンス : 一部有料
■主  催 社団法人 電子情報技術産業協会(JEITA)
JEITA
■協  力 Electronic Design Automation Consortium(EDAC)
EDAC
■後  援 経済産業省
アメリカ合衆国大使館
外国系半導体商社協会(DAFS)
横浜市
(順不同・以上予定)
■協  賛 社団法人 電子情報通信学会(IEICE)
社団法人 情報処理学会(IPSJ)
社団法人 日本電子回路工業会(JPCA)
(順不同・以上予定)
■併  催 第17回FPGA/PLD Design Conference
■運  営 一般社団法人 日本エレクトロニクスショー協会(JESA)

ダウンロード

出展お申し込みの際に必ず内容ご確認ください。


出展規程

PDF出展規程
(378KB)

出展申込書

PDF出展申込書
(157KB)