プレスルーム

Denaliが第3世代のGHz DDR PHYを発表

〜オーバーサンプリング・アプローチを採用した先進のphase PHYで、高性能メモリ・システムの実装時間を短縮化〜

カリフォルニア州サニーベール発(2009年12月10日)。電子設計自動化(EDA)ソフトウエアおよび IP (知的所有権を持つ電子回路)のリーディング・プロバイダであるDenali Software, Inc.は 本日、DDR SDRAMの物理インターフェイスの新しいphase PHYテクノロジを発表しました。このテクノロジにより、65 nm以降のファウンダリのプロセス・ノードで最大1,066 MHzクロック速度(またはDDR-2133データ転送速度)までのメモリ・システム性能を実現します。Denaliのphase PHYテクノロジは、ビットごとのデータ・キャプチャおよびキャリブレーション・メカニズムと共に、高速のオーバーサンプリング・アーキテクチャを採用して、GHzのクロック速度を実現します。この第3世代のDDR PHYテクノロジは、完全同期設計として提供され、物理的な実装要求を満たすのに必要なコンフィギュラビリティとともに、設計チームに大きなメリットをもたらします。

DDR SDRAMデバイスのデータ転送速度は2,133 Mbpsに達し、データ・レーン内でのビット間のずれは、データ・ウィンドウで大きな割合を占めるようになっています。Denaliのオーバーサンプリング・アーキテクチャは、8相または16相のフェーズ・ロック・ループ(PLL)を採用し、パターン・マッチングを実行して、各トランザクションでDDRデータの正確なデータ・サンプリング・ポイントを決定します。バイトごとではなくビットごとにデータ・キャプチャを管理することによって、DenaliのPHYは1,066 MHzのクロック速度で確実にタイミング収束します。さらに、データとデータ・ストローブ信号の経路差をシリコン上で調整するので、時間のかかる手作業でのレイアウトを必要としません。完全同期設計により、フロアプランニング、ピン配置、および電源配線に柔軟性を持たせ、標準のEDAツールセットで信頼性の高い実装を容易に実現します。

「さまざまなインターネットおよび電子アプリケーションにおいて帯域幅拡大への要求が続いているので、DDR3テクノロジと、最大2,133 Mbp/sのデータ転送速度のサポートへのニーズが高まっています。当社のDDR phase PHYは最先端のテクノロジであり、GHzクロック速度の有効な管理を実現し、顧客固有の設計実装ニーズを最適に満たします。」と、DenaliのPHY IP部門取締役Mike McKeonは述べています。


Databahn DDR PHYソリューションについて
DenaliのDatabahn DDR PHYは、DDRメモリとのインターフェイスを持つSoCやASICにすぐに統合できる包括的なソリューションです。PHYはそれぞれ、顧客のDDRアプリケーションの固有の要件に合わせて提供されます。PHYは、データ幅、ECC、省電力、その他の多くのオプションに合わせてコンフィギュレーション可能であり、DDR3/2およびLP-DDR1/2デバイスをサポートしています。


本件に関するお問い合わせ
デナリソフトウエア株式会社
担当:鈴木、植田
marketing@denalisoft.co.jp
TEL 03-3511-2460