プレスルーム

アーキテクチャからポストシリコンまで! 米Jasper社、先進のフォーマルソリューションJasperGold / JasperCoreの最新版をEDSFair 2010で披露

マウンテンビュー、カリフォルニア州-2010年1月14日(米国現地時間)- 先進のフォーマル技術のプロバイダであるJasper Design Automation(本社:米国カリフォルニア州マウンテンビュー市、社長兼CEO: Kathryn Kranen、以下ジャスパー社)は、1月28日から始まるEDSFair 2010においてJasperGold/JasperCoreの最新リリース版を披露します。このリリースでは、かつてない複雑な証明やバグハンティングを実現し、アーキテクチャ検証からポストシリコンでのデバッグまで、フォーマル検証を適用した全ての範囲で価値あるソリューションを提供しています。

ジャスパー社エンジニアリングVPのDr. Claudionor Coelhoによれば、「ここに述べられている内容の全ては、世界の最先端を行く複数の設計チームによって広い範囲で試され、フォーマルを学術面と実際の実装の両面で多いに加速しました。」

強力に証明、解析、生産性向上を加速
新しいリリースは、世界をリードする、マイクロプロセッサメーカー、グラフィックプロセッサメーカー、IPプロバイダ、通信・ネットワーク会社などのIC設計チームによってテストされてきました。利用者から以下のようなコメントが寄せられています。

 ・ “ユニットサイズのブロックでも簡単に扱うことができ、非常に素晴らしい”
 ・ “コアを全体、あるいは複数のコアでさえ読み込む事ができる”

新しいエンジン協調アーキテクチャでは、自動的に複数の検証エンジン間で情報を活用することにより、パフォーマンスを向上し複雑なプロパティでも証明可能にしました。また検証エンジンは、業界をリードするその検証規模を向上し、より大きなデザインを扱えるようになり、ライブネスプロパティの検証も更に性能が向上いたしました。

JasperGoldには、新たなデザイン解析用GUIが用意され、これによりユーザは、信号やプロパティからデザインロジックのツリー構造にアクセスすることができます。このデザイン解析は、デザイン構造の理解に非常に役立ち、解析領域の構築を迅速に行うインターフェースを提供していますので、非常に複雑なプロパティを証明するための、JasperGoldのユニークな機能であるDesign Space Tunnelingをスムーズに活用することが出来ます。

マルチサイクルパス解析は、静的タイミング解析では一般的な問題にフォーマル技術を適用します。静的タイミング解析は、非常に大量のマルチサイクルパスを生成しますが、JasperGoldのマルチサイクルパス解析機能は、どのパスが問題を起こすかを明確に見つけ出すことが出来ます。

JasperGoldは、Xステートをリスク無しに利用することを可能にします。不定値 (Xステート)の利用は、RTL検証では大きなメリットがありますし、より最適化された論理合成を可能にします。Xが発生する原因には、直接Xを代入する場合と未初期化の論理の場合があります。しかしシミュレーションでは、制御されていないあるいは想定外の不定値の伝播によりバグを隠ぺいしてしまい、シリコンでの不具合へとつながる可能性があります。シミュレーションだけでは正確に全てのXの状態をシミュレートして監視することは出来ません。

通常の設計手法では、あるポイントを越えて不定値が伝播しないように制御回路を用意します。JasperGoldは、ユーザが定義したターゲットの信号上に不定値が伝搬するかどうかを検出し、不定値が伝播する場合はその状態を波形表示します。JasperGoldは、レジスタに不定値を伝播させてしまう不適切なクロックゲーティングや、“有効”な出力データにXを伝播してしまう不適切な制御回路など、シミュレーションでは簡単には発見出来ない機能的な不具合を見つけることが出来ます。

新しいパス・センシタイゼーション解析機能により、大量の信号間の相関関係を、動作の原因と影響を含めて解析することができるようになりました。今日の複雑なデザインでは、信号同士がどのようにやりとりを行うのか、例えば、ある入力がその出力値に影響しているのかどうかなどを理解するのは困難です。JasperGoldでは、ある信号が別の信号に影響しているかどうかを検出し、どのように影響しているか波形表示を行うことが出来ます。

JasperGoldが実現した新たな機能は、Visualizeフローの中で自動的にメモリを抽象化することで、これによりさらなる性能の向上をもたらします。Visualizeは、もしこうなったらデザインはどのように動くか(”what-if”)、という疑問に対し、テストベンチやテストパターンなしに、自動的に動作の波形を生成し、更に細かい波形操作を行うことも可能で、デザインの機能を視覚的に確認することができます。これはRTLの開発やデバッグに大変役立ちます。

Jasper at EDSFair 2010
これらの新しい製品は来たるEDSFair 2010のCyberTec / Jasperの出展ブース(#304)にて、ご覧戴けます。より詳細な情報をご希望の方は、edsf2010@cyber-tec.co.jpまでお問合せ願います。

ジャスパー社について
Jasper Design Automation, Inc.は、最新のフォーマル技術をベースに、半導体の設計、検証、デザインの再利用に向け、業界をリードするEDAソフトウェアのソリューションを提供しています。カスタマーは、ワイヤレス、コンシューマ、コンピューティング、ネットワークなどの分野で世界をリードするトップ企業で、150を超えるチップ開発で成功しています。ジャスパー社の本社は、米国カリフォルニア州マウンテ ンビューにあり、他に北米、南米、ヨーロッパ、日本 に支社や代理店があります。
開発のリスクを減らし、設計、検証、再利用などの生産性を引き上げ、Time to Marketを加速し、ターゲットとするROIを得るため、是非ジャスパー社のホームページ http://www.jasper-da.com/ をご覧下さい。


問合せ先
CyberTec株式会社
神奈川県横浜市都筑区茅ヶ崎中央50番17号 CM Port5階
TEL: 045-945-3690 FAX: 045-945-3680
URL: http://www.cyber-tec.co.jp/