プレスルーム

三菱電機、ケイデンスのOVM SystemVerilog ソリューションを使用して、

検証コンポーネントの40%の再利用により、開発コストの削減と品質向上に貢献

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下ケイデンス)は、1月25日(米国現地時間)、三菱電機株式会社(本社:東京都千代田区、以下三菱電機)が、Open Verification Methodology (OVM)ベースで、ケイデンス独自の手法を含む検証テクノロジを採用し、検証期間の短縮とASIC製品の品質向上を達成したと発表しました。三菱電機では、ケイデンスのOVM SystemVerilogモジュール・ベース・ソリューションの採用により、開発コストを削減しながらより徹底したチップの検証を実現しました。

OVM SystemVerilogモジュール・ベースのソリューションは、オブジェクト指向の検証手法への完全な移行はしていないものの、再利用性と拡張性を求めるお客様に適したソリューションです。このソリューションは、OVMライブラリの一部をVerilog モジュールとして提供することにより、再利用性を低めることなく、より容易にOVMを使用できる環境を提供します。この手法は、Verilogでの設計手法には精通しているものの、一般的なOVMライブラリの使用時に必要となるオブジェクト指向のプログラミングには慣れていない設計者にとって、理想的なアプローチです。モジュール・ベースの手法によって構築された検証IP (VIP)は、完全なクラス・ベースのOVMの手法と同様に、プラグ・アンド・プレイ性を持つことにより、検証環境の構築が容易になります。

三菱電機コメント:
石野 禎将 氏(設計システム技術センター、LSI応用エンジニアリング部長):
「このソリューションにより、ASICのシリーズ開発において検証コンポーネントの40%が再利用可能となりました。OVMの定義に従い検証環境を部品化して構築することで、検証部品の独立性が高まり、製品仕様の拡張に対する更新箇所を反映することが容易になりました。その結果、新しい検証環境の構築期間を30%短縮できました。我々は、SystemVerilogベースの検証において、ケイデンスのOVM SystemVerilogモジュール・ベースのソリューションが、開発期間と開発コストの両方を削減するための効果的な方法になると期待しています。」

ケイデンス・コメント:
Thomas L. Anderson(米国ケイデンス、Product Marketing Director of Enterprise Verification):
「ケイデンスは、OVMがもたらす利点を求めながらもオブジェクト指向の検証に踏み切る準備ができていない多くの企業のために、この独自なOVM手法を開発しました。OVM SystemVerilogモジュール・ベースのソリューションは、先進の検証手法の採用を容易にすると同時に、コスト効率がよく、徹底した設計検証に必要な再利用性と拡張性を提供します。」

CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。

この件に関する問い合わせ先
コーポレート・マーケティング部
TEL: 045-475-2311 FAX: 045-471-7772
E-mail: japan_pr@cadence.com