プレスルーム

東芝情報システム、VMM-LPのローパワー検証手法を標準メソドロジとして採用

〜VMM-LPにより、ローパワー検証テクノロジの体系的な展開が実現

2010年1月25日 カリフォルニア州マウンテンビュー発 - 半導体の設計・製造ツールならびにIPの世界的リーダーであるシノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、東芝情報システム株式会社(以下、東芝情報システム)が、ローパワー・チップ・デザインの検証に向けて、Verification Methodology Manual for Low Power(VMM-LP)を同社の標準メソドロジとして採用したことを発表した。VMM-LPは、30社を越す企業で実践されてきたローパワー検証手法の中から選んだベスト・プラクティスを元に、ローパワー・デザインを迅速に検証するためのフレームワークを提供する。東芝情報システムは、シノプシスのVCSとMVSIMによる電圧考慮の機能検証ソリューションとVMM-LPを活用して、さまざまなローパワー設計プロジェクトに適用できる体系的な統一ソリューションを構築した。

東芝情報システムは、異なる電圧領域を持ち最先端設計テクニックを駆使した精緻なローパワー・アーキテクチャを持つデザインの設計/検証サービスを提供している。昨今のSoCデザインでは、さまざまな機能がさまざまなパワーモードで働くため、たった1つのバグが見過ごされただけでSoC全体に影響し、電力消費の要件違反や機能不良を引き起こす可能性がある。チップのバグ根絶を達成するためには、そのチップが持っている全てのパワーモードに対して厳格かつ秩序だった検証を実施する必要がある。ローパワー検証手法の確立にあたって最も手間のかかる作業の1つは、さまざまな設計プロジェクトで再利用できるテストベンチを作成し展開していく工程である。東芝情報システムは、VMM-LPで定義されているメソドロジを活用し、VMM-LPのローパワー・ベースクラス・ライブラリを用いて、モバイル・マルチメディア向けチップ設計のローパワー機能検証と、異なるローパワー設計プロジェクトにもすぐに応用できるテストベンチ・インフラの構築を達成した。

東芝情報システム株式会社 LSIソリューション事業部 事業部長 高田知二氏は次のように語っている。「国内のローパワー・デザインは、複雑度が急激に増加しています。我々は、VCSとMVSIMによる電圧考慮の機能検証ソリューションを活用していますが、効率的なローパワー検証の実施により高品質なデザインを実現するためには、それに加えて体系的なメソドロジを確立する必要がありました。VMM-LPが、そのメソドロジを提供してくれたのです。またVMM-LPにより、当社の検証環境を活用して、OCPやAMBAベース検証の専門技術を構築し、1つのローパワー設計プロジェクトだけでなく、その後のプロジェクトにも展開していくことができるようになりました」

シノプシス 上級副社長兼ベリフィケーション・グループ・ジェネラルマネージャー Manoj Gandiは、次のように述べている。「VMM-LPは、ローパワー検証の技術革新を求める市場の要請にお応えします。当社と東芝情報システム様の協業は、VMM-LPがご提供するメソドロジを多くのプロジェクトに展開していく上での支援となるでしょう。シノプシスは、次世代検証メソドロジの開発と実用化に向けて、今後もR&D投資ならびに業界のリーディング・カンパニーとの協業を続けてまいります」

<VMM-LPについて>
VMM-LPの主執筆者は、旧ArchPro Design Automation社(2007年シノプシスが買収)の創設者であり現在はシノプシスのR&Dグループ・ディレクターを務めているSrikanth Jadcherla、ウェブサイトVerification Guildの主催者でありシノプシス FellowのJanick Bergeron、株式会社ルネサステクノロジ DFMディジタルEDA技術開発部 主管技師の井上善雄、「Low Power Methodology Manual(LPMM) - Springer社刊」の共同執筆者のひとりでありARM社FellowのDavid Flynnである。

VMM-LPには、ローパワー検証のための環境を迅速に構築し完全な検証を実践するための堅牢で拡張性の高い検証アーキテクチャが定義されている。このメソドロジは、パワーマネージメントが施されたチップの検証に必要なあらゆる側面に対応している。すなわち、スタティック検証手法を用いるべき部分とダイナミック検証を用いるべき部分についてのサジェスチョン、検証容易性を考慮した設計のテクニック、スピーディな検証を実現するためのアサーションベース検証や検証カバレッジ解析の活用法などである。

<提供開始時期について>
書籍版VMM-LPは、既に販売開始しており、ウェブサイトVMM Central(http://www.vmmcentral.org)にて購入できる。PDFバージョンは、同サイトからダウンロードできる。また同サイトに登録しておけば、SystemVerilogベースクラス・ライブラリのソースコードが提供可能になり次第その通知を受け取ることができる。

<シノプシスについて>
Synopsys, Inc. は、電子設計自動化(EDA)ソリューションの世界的リーダーであり、半導体の設計ならびに製造に用いられる各種のソフトウェア、設計資産(IP)、サービスを全世界のエレクトロニクス関連企業に提供している。設計/検証/IP/製造/FPGAの各ソリューションで構成されるシノプシスの包括的な統合環境により、顧客企業が設計や製造段階で直面している重要な課題、すなわち消費電力や歩留まりの管理、システム設計段階からシリコン製造段階までを網羅する総合検証、開発期間の短縮といった課題を克服することが可能になる。各種テクノロジを駆使したこれらのソリューションを活用する事により、顧客企業は、開発コストや開発リスクを削減しつつ最高の製品を迅速に市場投入することが可能となり、競争力を高めることができる。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジア、インドなど65ヶ所。詳細な情報は、http://www.synopsys.co.jpより入手可能。

# # #
Synopsys、VCSは、Synopsys, Inc.の商標もしくは登録商標です。
その他の商標や登録商標は、それぞれの所有者の知的財産です。

<お問い合わせ先>
日本シノプシス合同会社 
フィールド・マーケティング・グループ 藤井 浩充
TEL: 03-5746-1780
FAX: 03-5746-1781