• EDSFair2011 2011年1月27日(木)、28日(金)開催予定!	EDSFair2010にご参加いただき、誠にありがとうございました。
  • Home
  • EDSFairについて
  • 出展者検索
  • 出展者セミナー
  • 特設ステージ
  • 特別ゾーン
  • 新興ベンダ・ガイド・ツアー
  • FPGA/PLD Design Conference
  • 交通アクセス / 宿泊
  • プレスルーム
  • お問い合わせ

 出展者詳細 イノテック(株)
504 

イノテック(株)
INNOTECH CORPORATION

出展物紹介

Arteris:Arteris Inc.は次世代のオンチップ・インターコネクトとして注目を浴びている、Network-on-Chip (NoC) ソリューションを提供しております。プロセスの微細化、SoCの高速化、接続するIPの数/種類の増加により、チップ上のインターコネクトがSoCのボトルネックとなり、既存のバスではハイパフォーマンスの要求を満足できない状況にあります。Arteris Inc.のNoCは、ハイパフォーマンス・低消費電力なソリューションであり、またインターコネクトの自動設計環境を提供する事により設計期間を大幅に短縮する事を可能にします。

Duolog Technologies: SoC設計におけるIPベース設計、アーキテクチャ設計の効率化、各種ファイル自動生成を可能にする包括的な設計環境をご紹介します。

Jazz:SiGeBiCMOS/RFCMOS/BCDプロセスを提供するアナログ専門のシリコンファウンドリ。
特に高周波,ハイエンドMS,電源,高耐圧向けLSIに最適

Target:Target Compiler TechnologiesはSoCに求められる多くの機能をそれぞれのアプリケーションに特化したプロセッサ(ASIP)を設計する為のソリューションを提供いたします。Target Compiler TechnologiesではASIPで処理させることにより、ソフトウエアを修正することでこれらの問題を短期間で解決でき、設計にかかる期間と開発コストを削減することができると考えております。同社はリターゲッタブル・ツール・スイート IP Designerを提供しております。IPDesignerでは特定のアーキテクチャ・テンプレートを使っていないため、汎用プロセッサIPよりもはるかにアプリケーションのために最適化されたアーキテクチャを採用することができます。IP DesignerではASIPのハードウェア・リソースと命令セットを記述するのに適したプロセッサ記述言語(nML)で記述し、nMLで記述されたASIPのCコンパイラを含むソフトウェア開発キット(SDK)とハードウエア(RTL)を早期にツールで自動生成できるため、ソフトウエア開発とハードウエア設計を平行して行うことができ、設計期間を短縮することができます。また、ASIPのアーキテクチャはnMLを記述し直すことで変更することができ、アーキテクチャ変更後のASIPのSDKとRTLは何度でもツールで自動生成することができます。

Rapid Bridge:Rapid Bridge社は独自開発したテンプレート・アレイ構造により製造プロセスバラつきを抑えた各種高性能ハードマクロIP(各種PHY、SerDes、アナログマクロ、GPIO、メモリー、スタンダードセル等)を提供致します。会場ではIP製品特徴、40/28nmプロセス対応ロードマップ等ご紹介致します。

Arteris:Arteris, Inc. provides Network-on-Chip (NoC) interconnect IP, NoC generation and verification tools to improve performance of system-on-chip (SoC) architectures.
Arteris' NoC solution leads you to scalable, efficient and high-performance SoC designs, which includes benifits of lower power, higher performance, lower risk of development and faster delivery

Duolog Technologies:Duolog provides "Holistic Chip Integration solution".
Duolog enables IP based design, sophisticated architecture design and auto-generation and dissemination of correct and synchronized data.

JAZZ:Analog-Intensive Mixed-Signal foundry focused on SiGeBiCMOS/RFCMOS/BCD.

Target:Target Compiler Technologies is the leading provider of retargetable software tools for the design, programming, and verification of application-specific processors (ASIPs). ASIPs are key building blocks of both single-core and multi-core systems-on-chip (SoCs) that power today's electronic systems.
Since their introduction,
Target strongly believes that ASIPs must be created with retargetable software tools. Such tools extend beyond the architectural limits of configurable processor templates, as offered by intellectual property vendors. This allows our customers to design their own differentiating intellectual property, for which an efficient C-based software development tool kit as well as an RTL hardware implementation become available easily.

Rapid Bridge:
Rapid Bridge patented technology reduces the complexity of design at 90, 65, 40nm and beyond.
The collection of our patented solutions has been codified into our products LiquidIP PHY,SerDes,GPIO,Analog Mixed Signal,Memory,Standard Cell), LiquidASIC
A privately held company established in 2004 in San Diego, California, Rapid Bridge creates and deploys innovative silicon implementation technology that is transforming very deep submicron silicon development.


出展者セミナー

1月28日(木) 時間:10:30 〜 11:15   会場:C11
新アプローチによる先端プロセス高性能インターフェースIPのご紹介
辻本貴志
デザインソリューション本部 DS営業部 DS営業2グループ
Rapid Bridge社は独自開発したテンプレートIO構造によりDDR2/3、USB2.0 PHY、PCIex SerDes等 既存のインターフェースハードマクロIPよりも非常に小サイズ且つ高性能化を実現致しました。また各IPは先端プロセスで大きな問題となっている製造バラつきを抑制する機構も兼ね備えておりチップ全体の品質も向上させることが可能です。本セミナーではRapid Bridge社が開発したテンプレートIO構造、各IPの特徴、先端プロセス(90/65/40/28nm)対応ロードマップ等をご紹介致します。
1月28日(木) 時間:14:30 〜 15:15   会場:DM5
Arteris社が提供する次世代SoCインターコネクト
”Network on Chip”のご紹介

沈 銘
ICソリューション本部 CDSプロダクト営業部 PS1グループ 技師
Arteris Inc.はオンチップ・インターコネクトとして注目を浴びているNetwork-on-Chip (NoC) ソリューションを提供しております。 本セミナーでは、Arteris Inc.が提供するIPとそのIPを利用する為のEDA環境の基本的なご紹介を差上げま す。昨年11月にはEDA環境をversion upし従来と比較して操作の容易性が格段に飛躍しました。セミナーでは新しいEDA環境による簡単なデモもご紹介する予定 です。またオンボード上におけるチップ間を通信させる為のIPソリューションなどもご紹介させて頂く予定です。
1月28日(木)
新製品
時間:15:30 〜 16:15   会場:DM5
Duolog Technologies社
「包括的なチップインテグレーション手法について」

Simon Rance
Duolog Technologies VP EDA Sales & Technical Marketing
Duolog Technologies社のSocratesは複雑化、大規模化するSoC、システムLSI、ASICの設計生産性を向上させるEDAツールです。最近のLSIは複数のメンバーによるチーム設計が殆どです。そこでは、今まで起こり得なかったアーキテクチャー設計レベルでのコミュニケーションミスや人手が介在することによるケアレスミスが存在します。Socratesはそのような問題に対し検証と自動化を行い、IPベース設計の加速と設計生産性を向上します。本セミナーではSocratesフレームワークのWeaverとBitWiseを用いて、レジスタ情報の管理からSoCシステムの組み上げについてご紹介します。
1月29日(金)
新製品
時間:12:30 〜 13:15   会場:DM5
Duolog Technologies社
「包括的なチップインテグレーション手法について」

Simon Rance
Duolog Technologies VP EDA Sales & Technical Marketing
Duolog Technologies社のSocratesは複雑化、大規模化するSoC、システムLSI、ASICの設計生産性を向上させるEDAツールです。最近のLSIは複数のメンバーによるチーム設計が殆どです。そこでは、今まで起こり得なかったアーキテクチャー設計レベルでのコミュニケーションミスや人手が介在することによるケアレスミスが存在します。Socratesはそのような問題に対し検証と自動化を行い、IPベース設計の加速と設計生産性を向上します。本セミナーではSocratesフレームワークのWeaverとBitWiseを用いて、レジスタ情報の管理からSoCシステムの組み上げについてご紹介します。
1月29日(金) 時間:14:30 〜 15:15   会場:DM5
ASICをより柔軟にし製品設計のコストを削減する
ASIPの設計手法のご紹介

Gert Goossens
Target Compiler Technologies N.V. CEO
多くの高度なSoCの設計には、汎用のプロセッサでは対処できなくなりつつあります。 要求される性能を実現するために、RTL言語で設計されたハードワイヤード・データパスの形でアクセラレータを加える必要があります。しかし、これらのハードワイヤード・アクセラレータにはほとんど柔軟性がないため、SoCは規格の変更に容易に対応することができません。Target社では、ソフトウェア・プログラマブルなデータパスが性能、消費電力、およびゲート規模を落とすことなくハードワイヤード・アクセラレータを置換えることができると考えています。この考えをMIMOベースのワイヤレスLANモデムの中のイコライゼーションとチャネルエスティメーションのためのプログラマブルなデータパスの設計事例で説明します。 次に、プログラマブルなデータパスがEDAツールを使ってどのように設計されるのかを説明します。具体的には、アプリケーションに特化したプロセッサ(ASIP)の設計のためのTarget社のIP Designerツール・スイートを紹介します。IP Designerは、汎用のプロセッサからプログラマブルなデータパスまで広範囲なASIPアーキテクチャをサポートしています。 また、C言語からの高位合成(HLS)ツールのようなアクセラレータの設計のための他のソリューションと我々のアプローチを比較します。
1月29日(金) 時間:15:30 〜 16:15   会場:DM5
Arteris社が提供する次世代SoCインターコネクト
”Network on Chip”のご紹介

沈 銘
ICソリューション本部 CDSプロダクト営業部 PS1グループ 技師
Arteris Inc.はオンチップ・インターコネクトとして注目を浴びているNetwork-on-Chip (NoC) ソリューションを提供しております。 本セミナーでは、Arteris Inc.が提供するIPとそのIPを利用する為のEDA環境の基本的なご紹介を差上げま す。昨年11月にはEDA環境をversion upし従来と比較して操作の容易性が格段に飛躍しました。セミナーでは新しいEDA環境による簡単なデモもご紹介する予定 です。またオンボード上におけるチップ間を通信させる為のIPソリューションなどもご紹介させて頂く予定です。
1月29日(金) 時間:15:30 〜 16:15   会場:DM3
高速インターフェース搭載、中小量対応、低コスト高性能ASICのご紹介
佐藤文彦
デザインソリューション本部 DS営業部 DS営業2グループ
Rapid Bridge社が開発したLiquid ASICは90/65/40nm先端プロセスCB ASICと同等性能ながら小量生産にも対応致します。また独自開発のテンプレートIO、See of Transistor構造により業界初のメタルプログラマブルなSerDes、PHY、GPIO、アナログマクロ、ロジック、メモリーIPライブラリを提供致します。これら技術を備えたLiquid ASICをご利用頂くことでお客様は低コスト且つ高性能な先端プロセスASICを開発できます。本セミナーではLiquid ASICの技術特徴、製品ラインナップ等をご紹介致します。

連絡先

ICソリューション本部
IC Solution B.U.
TEL:045-474-2293   FAX:045-474-2395
E-mail:ics-promo@innotech.co.jp
URL:http://www.innotech.co.jp

所在地

〒222-8580
神奈川県横浜市港北区新横浜3-17-6
3-17-6 Shinyokohama Kouhoku-ku Yokohama-Shi,Kanagawa 222-8580,Japan

出展者一覧 / 検索 に戻る