• EDSFair2011 2011年1月27日(木)、28日(金)開催予定!	EDSFair2010にご参加いただき、誠にありがとうございました。
  • Home
  • EDSFairについて
  • 出展者検索
  • 出展者セミナー
  • 特設ステージ
  • 特別ゾーン
  • 新興ベンダ・ガイド・ツアー
  • FPGA/PLD Design Conference
  • 交通アクセス / 宿泊
  • プレスルーム
  • お問い合わせ

 出展者詳細 (株)半導体理工学研究センター(STARC)
002 

(株)半導体理工学研究センター(STARC)
Semiconductor Technology Academic Research Center

出展物紹介

世界をリードする”STARCの革新的設計技術と標準化”
をパネル展示とデモ紹介、ブース内プレゼンテーションでご紹介します。

【STARCの革新的設計技術】
 ・STARCAD-CEL(プロセスフレンドリー設計)が
  目指すもの 
  〜これがないと設計できない
  -最先端LSIの設計課題〜
 ・STARCAD-Clouseau(テスト&故障解析)
  〜先端LSIでテストが危ない
  -ばらつき考慮テスト技術
 ・次世代のMixed Signal設計技術
  〜設計期間半減へのチャレンジ
  -次世代MixedSignal設計メソドロジー
 ・次世代回路アーキテクチャ技術開発
 ・極低電力回路・システム技術開発(NEW!)

【STARCの標準化技術】
 〜LSI設計効率化に寄与するSTARCの標準化技術
 ・STARC TLモデリングガイド第2版
 ・IP機能検証ガイド(仕様策定偏/
   テストベンチ開発編)
 ・STIL標準化とSTILテスト開発フロー
 ・コンパクトモデルの世界標準HiSIM
 を中心にSTARC標準化技術を紹介

【産学連携】
 ・大学共同研究・教育


出展者セミナー

1月29日(金) 時間:13:30 〜 14:15   会場:F202
世界をリードする”STARC の革新的設計技術と標準化”
西口 信行
執行役員開発第1部長
【STARCの革新的設計技術】 ・これがないと設計できない-最先端LSIの設計課題   32nm設計メソドロジ開発の課題について次の技術を中心に説明する。   ・設計生産性向上技術   ・超低消費電力対応設計技術   ・製造性考慮設計技術   ・ばらつき考慮設計技術
1月29日(金) 時間:14:30 〜 15:15   会場:F202
世界をリードする”STARC の革新的設計技術と標準化”
畠山 一実/北城 三郎/佐野 昌
開発第2部チームリーダ/開発第2部担当部長/企画部標準化推進室長
【STARCの革新的設計技術】 ・先端LSIでテストが危ない-ばらつき考慮テスト技術 ・設計期間半減へのチャレンジ - 次世代MixedSignal設計メソドロジー 【STARCの標準化技術】 ・LSI設計効率化に寄与するSTARCの標準化技術

連絡先

企画部
Planning Department
TEL:045-478-3300   FAX:045-478-3310
E-mail:edsf10_0128@starc.or.jp
URL:http://www.starc.jp

所在地

〒222-0033
神奈川県横浜市港北区新横浜3-17-2 友泉新横浜ビル6階
6F Yusen Shin Yokohama Bldg.
17-2 Shin Yokohama 3-chome, Kohoku-ku, Yokohama, Kanagawa-ken, Japan

出展者一覧 / 検索 に戻る