• EDSFair2011 2011年1月27日(木)、28日(金)開催予定!	EDSFair2010にご参加いただき、誠にありがとうございました。
  • Home
  • EDSFairについて
  • 出展者検索
  • 出展者セミナー
  • 特設ステージ
  • 特別ゾーン
  • 新興ベンダ・ガイド・ツアー
  • FPGA/PLD Design Conference
  • 交通アクセス / 宿泊
  • プレスルーム
  • お問い合わせ

 出展者詳細 日本ケイデンス・デザイン・システムズ社
223 

日本ケイデンス・デザイン・システムズ社
Cadence Design Systems, Japan

出展物紹介

設計の大規模化、微細化、高速化、低消費電力化、加えて環境に配慮した設計など、設計者が取組む課題はますます複雑になっています。ケイデンスは、お客様が直面するこれら設計上の課題の解決を支援するため、革新的な設計技術、環境、サービス、およびサポートを提供しております。
日本ケイデンス・ブースでは、「SoCインテグレーション(フロント・エンド設計、次世代インプリメンテーション・システム、PCB、DFM、サービス)」、「システム設計・検証」、「アナログ・ミックスシグナル」の最新テクノロジ・ソリューションを、ブース内のデモ・エリア、ステージ・プレゼンテーション、および出展者セミナーにおいて詳しくご説明します。是非、日本ケイデンスのブース、出展者セミナーにお立ち寄り下さい。

詳しくはこちらをご覧下さい。
http://www.cadence.co.jp/edsf2010/


出展者セミナー

1月28日(木) 時間:14:30 〜 15:15   会場:DM3
Can your spreadsheet do this?
-Pre-RTL段階の革新的なチップ見積もり環境

Anis Uzzaman
米国ケイデンス・デザイン・システムズ社 Business Development Director
LSI開発の企画段階において、面積・消費電力・チップコストなどを見積もる際、これまでは表計算ソフトを用いてざっくり求める手法が主流でした。ケイデンスのチップ・プランニングツールは、Pre-RTLの段階で、実設計段階で使用されるLibertyファイルなどの情報を基に、精度の高い見積もりが行えるだけでなく、充実したWhat-if解析環境も搭載し、IPマネジメントツールとしても使えます。今回はデモを交えてご紹介します。 (当セッションは日本語で行います。) *競合他社およびEDA関連企業の方からのお申込はお断りさせていただきますので、予めご了承下さい。
1月28日(木) 時間:14:30 〜 15:15   会場:E205
進化するSiP設計! システム・コネクティビティがマルチ・ダイを可能にする
益子 行雄
フィールド・マーケティング本部 シニア・テクニカル・セールス・マネージャー
近年ますます複雑化していくSiPの構造において、様々な設計ソリューションのインテグレーションが重要な課題になってきています。PCB-Packageのデザイン統合、マルチチップのプランニングなど、どのような構造を実現するにしても、PCB-SiP-ICの全体の“接続情報”の一元化に基づく構造のプランニングが重要なポイントになります。ケイデンスのSCM(System Connectivity Manager)は、全てのドメインを統合したプランニングを可能にします。 *競合他社およびEDA関連企業の方からのお申込はお断りさせていただきますので、予めご了承下さい。
1月29日(金) 時間:13:30 〜 14:15   会場:E204
デジタルインプリの設計観が変わる! 新時代設計に向けたEDI System 9.1
牧井 徹
フィールド・マーケティング本部  シニア・テクニカル・セールス・マネージャー
微細化、高速化、低消費化、大規模化、アナログ混在といった様々な設計課題や制約が増える中、デジタルインプリに対する設計期間は延ばされるどころか短縮を期待されています。 2009年12月に待望の新バージョン9.1がリリースされたEncounter Digital Implementation System(EDI System)による、各種設計課題に対して新しい角度からのデジタルインプリ設計環境のご紹介を通して、既存の設計環境をリフォームしていただくきっかけにして下さい。 *競合他社およびEDA関連企業の方からのお申込はお断りさせていただきますので、予めご了承下さい。
1月29日(金) 時間:14:30 〜 15:15   会場:DM3
全部できる! Encounterデジタルサインオフ解析ラインアップ
池田 建善
テクニカルフィールドオペレーション本部 シニアセールステクニカルリーダー
大規模・微細化プロセスにおいてサインオフ条件は厳しくなり、製造工程でのばらつきを考慮する必要性があるなど、解析項目も増えております。タイミング・ノイズ・寄生・熱・電力といった各々を個別に解析していては相互間の影響もあり設計期間の肥大に繋がります。当セッションでは、Encounter Digital Signoff 環境を用いた解析手法をご紹介し、現代のサインオフでは一貫性と相互性が必要であることをご理解いただけます。 *競合他社およびEDA関連企業の方からのお申込はお断りさせていただきますので、予めご了承下さい。
1月29日(金) 時間:14:30 〜 15:15   会場:E205
きちんと検証! AMS設計のアサーション手法
浅利 和彦
フィールド・マーケティング本部  シニア・テクニカル・セールス・マネージャー
環境意識の高まりから、各種電子機器にも更なる省エネルギー化の要求が高まっています。 電子機器の多機能化・デジタル化が進むにつれ、回路を駆動するためのさまざまな直流電流を得るために、 独立したDC-DCコンバータが複数搭載されるICをはじめ、レギュレータ、ディテクターなどを搭載した ミックスシグナルの電源ICの需要が高まっています。 これらICではデジタルとアナログ間のインターフェースが複雑化し、回路の検証を困難なものにしています。 当セッションではミックスシグナル化している電源ICの検証の課題に対処するミックスシグナルのテクノロジとアサーション手法に関してご紹介します。 *競合他社およびEDA関連企業の方からのお申込はお断りさせていただきますので、予めご了承下さい。
1月29日(金) 時間:14:30 〜 15:15   会場:E206
メトリクス・ドリブン検証って何ですか? うまく使おうOVM
後藤 謙治
フィールド・マーケティング本部  テクニカル・セールス・ディレクター
検証プランや検証メソドロジ。最近よく耳にするけれども、その内容についてはちょっともやもやっとしているかな、という方向けにメトリクス・ドリブン検証とは何なのか、なぜ検証プランの作成が必要なのか、OVMのような検証メソドロジを使うことでどのようなメリットがあるのかなどの、興味はあるけど今更人に聞くのはちょっと、というような内容を概説いたします。あわせて、それらのチャレンジに対するケイデンスの取り組みについてもご紹介します。 *競合他社およびEDA関連企業の方からのお申込はお断りさせていただきますので、予めご了承下さい。
1月29日(金) 時間:15:30 〜 16:15   会場:E204
短納期実現! Conformal を使用したECO環境の構築
土田 英一
テクニカルフィールドオペレーション本部 シニアセールステクニカルリーダー
チップの大規模化・複雑化および開発の短TAT化に伴って機能ECOを行う機会は増大しています。Conformal-ECOはこれまでマニュアルで行なっていたECO作業を自動化するツールです。最新のバージョンv9.1ではテープ・アウト後のPost-Mask ECO処理におけるSpare Cellに対するマッピング機能に加えてGate Arrayタイプの領域に対するマッピング機能をエンハンスし、より広範なケースに対してPost-Mask ECOを効率的に実現できる設計環境を提供できるようになりました。当セッションでは、ケイデンスのECOソリューション及びv9.1の新機能についてご紹介します。 *競合他社およびEDA関連企業の方からのお申込はお断りさせていただきますので、予めご了承下さい。

連絡先

フィールド・マーケティング本部
コーポレート・マーケティング部
Corporate Marketing Group,
Field Marketing
TEL:045-475-2311   FAX:045-471-7772
E-mail:cdsj_info@cadence.com
URL:http://www.cadence.co.jp

所在地

〒222-0033
神奈川県横浜市港北区新横浜2-100-45
2-100-45 Shin-Yokohama, Kohoku-ku,
Yokohama 222-0033

出展者一覧 / 検索 に戻る