• EDSFair2011 2011年1月27日(木)、28日(金)開催予定!	EDSFair2010にご参加いただき、誠にありがとうございました。
  • Home
  • EDSFairについて
  • 出展者検索
  • 出展者セミナー
  • 特設ステージ
  • 特別ゾーン
  • 新興ベンダ・ガイド・ツアー
  • FPGA/PLD Design Conference
  • 交通アクセス / 宿泊
  • プレスルーム
  • お問い合わせ

 出展者詳細 タナーリサーチジャパン(株)
408 

タナーリサーチジャパン(株)
TANNER RESEARCH JAPAN K.K.
新製品

出展物紹介

ツールのコスト削減をご検討されませんか?
Tanner EDAでは、「設計者こそがツールよりも高い価値を持っている」という考えに基づき、高精度アナログIC設計に必要な機能を【低価格】で提供しています。回路設計からシミュレーション、レイアウト、検証まで豊富な機能をそろえています。
長年、アナログ技術者の厳しい要求に鍛えあげられたTanner Toolsは、コンセプトからシリコンまでの設計期間短縮に貢献し、コンシューマ エレクトロニクス、次世代ワイヤレス、画像処理、電源管理、RFおよびバイオメディカル市場の何千社もの企業で採用されています。
是非、最新機能とコストパフォーマンスを会場にてご確認下さい。


There is a way to reduce your Tool Costs with Tanner EDA!
Based on the idea, "designers own higher value than their tools", Tanner EDA provides necessary functions for highly accurate analog design with affordable price.
Tanner EDA tools offers designers a seamless, efficient path from design capture through verification. Our powerful, robust tool suite is ideal for applications including Power Management, Life Sciences / Biomedical, Displays, Image Sensors, Automotive, Aerospace, RF, Photovoltaics, Consumer Electronics and MEMS.
Please visit our booth and find our latest features and cost performance.


出展者セミナー

1月28日(木) 時間:12:30 〜 13:15   会場:E204
低コストで信頼性の高いアナログIC設計環境を構築する方法とは?
イスピル・ラーグプ工学博士
技術部マネージャ
高性能アナログICを早期に市場投入するためには、 高額でも大手の設計ツールでなければと考えられていますが、低コストでも信頼性の高い設計環境をTanner EDAで構築することができます。 長年マーケットの厳しい要求に鍛えられたタナーリサーチは、回路設計、レイアウト設計から検証まで、他社製品と互換性が非常に優れたトータルソリューションを提供します。
1月29日(金) 時間:12:30 〜 13:15   会場:E204
低コストで信頼性の高いアナログIC設計環境を構築する方法とは?
イスピル・ラーグプ工学博士
技術部マネージャ
高性能アナログICを早期に市場投入するためには、 高額でも大手の設計ツールでなければと考えられていますが、低コストでも信頼性の高い設計環境をTanner EDAで構築することができます。 長年マーケットの厳しい要求に鍛えられたタナーリサーチは、回路設計、レイアウト設計から検証まで、他社製品と互換性が非常に優れたトータルソリューションを提供します。

連絡先

営業部
Sales Division
TEL:03-3239-2840   FAX:03-3239-2860
E-mail:sales.jp@tanner.com
URL:http://www.tanner.jp

所在地

〒102-0083
東京都千代田区麹町3-5-2 BUREX麹町6階
Burex Kojimachi 6F, 3-5-2Kojimachi, Chiyoda-ku, Tokyo 102-0083 Japan

出展者一覧 / 検索 に戻る