• EDSFair2011 2011年1月27日(木)、28日(金)開催予定!	EDSFair2010にご参加いただき、誠にありがとうございました。
  • Home
  • EDSFairについて
  • 出展者検索
  • 出展者セミナー
  • 特設ステージ
  • 特別ゾーン
  • 新興ベンダ・ガイド・ツアー
  • FPGA/PLD Design Conference
  • 交通アクセス / 宿泊
  • プレスルーム
  • お問い合わせ

 出展者詳細 CyberTec(株)
304 

CyberTec(株)
CyberTec Inc.
新製品

出展物紹介

フォーマルは、もはや検証だけの技術ではありません。アーキテクチャーからポストシリコンまで様々なカテゴリーで活用され、従来にはない新たなソリューションとなっています。
JASPER社はフォーマル技術のリーディングカンパニーとして、扱える設計規模を劇的に向上させる新しいアーキテクチャーの開発、各種モデリングの拡充、設計動作の自動抽出やデータベース化など、独創的な技術によりその応用分野のスケールアップを実現しています。CyberTecのブースでは、フォーマル・プロパティ検証ツールJasperGoldや設計者のセルフテストや設計再利用を支援するActiveDesign、処理を効率良く並列分散し検証時間を短縮する新製品JasperCoreをご紹介します。

<ソリューション>
アーキテクチャー検証
RTLブロック開発
RTLブロック検証
プロトコル検証
SOCインテグレーション
ポストシリコンのデバッグ
設計/IP再利用
低消費電力のための検証

<出展製品>
JasperGold
ActiveDesign
JasperCore
Formal Testplanner

是非CyberTecのブースにご来場いただき、フォーマル技術を応用したスマートな設計支援・検証手法をご覧下さい。


出展者セミナー

1月28日(木)
新製品
時間:12:30 〜 13:15   会場:E206
JASPER社 進化するフォーマル検証
アーキテクチャーからポストシリコンまで!

山本 剛士
技術部
先進のフォーマル検証テクノロジーで業界をリードするJASPER社では、SOC開発期間の短縮やデザイン再利用による設計効率化といったお客様の目標ROI(対投資効果)を達成すべく、アーキテクチャーからポストシリコンまでフォーマル技術の活用範囲を進化させています。 当セミナーでは、広範なアプリケーションに対する最新テクノロジーの適用事例およびそれらを可能にした製品群、フラッグシップ製品である先進的なフォーマル・プロパティ検証ツールJasperGold、フォーマル技術を応用し設計者のセルフテストや設計再利用を支援するActiveDesign、並列分散処理で証明速度を加速するJasperCoreについてご紹介いたします。
1月29日(金)
新製品
時間:11:30 〜 12:15   会場:E206
JASPER社 進化するフォーマル検証
アーキテクチャーからポストシリコンまで!

山本 剛士
技術部
先進のフォーマル検証テクノロジーで業界をリードするJASPER社では、SOC開発期間の短縮やデザイン再利用による設計効率化といったお客様の目標ROI(対投資効果)を達成すべく、アーキテクチャーからポストシリコンまでフォーマル技術の活用範囲を進化させています。 当セミナーでは、広範なアプリケーションに対する最新テクノロジーの適用事例およびそれらを可能にした製品群、フラッグシップ製品である先進的なフォーマル・プロパティ検証ツールJasperGold、フォーマル技術を応用し設計者のセルフテストや設計再利用を支援するActiveDesign、並列分散処理で証明速度を加速するJasperCoreについてご紹介いたします。

連絡先

営業部
Sales Dept.
TEL:045-945-3690   FAX:045-945-3680
E-mail:edsf2010@cyber-tec.co.jp
URL:http://www.cyber-tec.co.jp

所在地

〒224-0032
神奈川県横浜市都筑区茅ヶ崎中央50番17号        CM Port 5F
CM Port 5F 50-17 Chigasaki-chuo,Tsuzuki-ku
Yokohama,Kanagawa

出展者一覧 / 検索 に戻る