• EDSFair2011 2011年1月27日(木)、28日(金)開催予定!	EDSFair2010にご参加いただき、誠にありがとうございました。
  • Home
  • EDSFairについて
  • 出展者検索
  • 出展者セミナー
  • 特設ステージ
  • 特別ゾーン
  • 新興ベンダ・ガイド・ツアー
  • FPGA/PLD Design Conference
  • 交通アクセス / 宿泊
  • プレスルーム
  • お問い合わせ

 出展者詳細 ENTASYS DESIGN INC.
305 

ENTASYS DESIGN INC.
世界初

出展物紹介



Entasys provides an ESL(Electronic System Level) SVP(Silicon Virtual Prototyping) solution to fill the technology gap between ESL and IC implementation designers. Architecture level and RTL(Register Transfer Level) power estimation and floorplanning enable you to predict the design problems of IC implementation and package design interface.
Entasys will demonstrate the flexible IO pad configuration including optimization of the number and the location of power pad and feasibility analysis capability for flip-chip design with power aware ESL design planning solution.

* Product List
- Pillar-DP-Creo : Top Integrator
- Pillar-DP-Optima : Pad Configuration Optimizer
- Pillar-DP-Ventus : Architecture Level SVP Tool
- Pillar-DP-Navis : Early RTL Exploration and SVP Tool
- Pillar-DP-Inspector : Post Layout Design Explorer


連絡先


JeongHwan Yoon/ VP of Engineering
TEL:82-2-2040-7540   FAX:82-2-2040-7541
E-mail:jhyoon@entasys.com
URL:http://www.entasys.com

所在地

〒135-539

928, Hyundai Venture-Vill
713, Suseo-Dong, Gangnam-Gu, Seoul, Korea

出展者一覧 / 検索 に戻る